EDA实验报告及课程设计.docVIP

《EDA实验报告及课程设计》 学校：海 南 大 学 学院：信息科学技术学院 专业：电 子 信 息 工 程 姓名： 学号：112 实验一 MAX –plusII及开发系统使用 一、实验目的 熟悉利用MAX-plusⅡ的原理图输入方法设计简单的组合电路 掌握层次化设计的方法 熟悉DXT-BⅢ型EDA试验开发系统的使用 二、主要实验设备 PC 机一台（中档以上配置），DXT-B3 EDA实验系统一台。 三、实验原理 数字系统设计系列实验是建立在数字电路基础上的一个更高层次的设计性实验。 1、 实验器材集中化，所有实验基本上在一套实验设备上进行。 2、 实验耗材极小（基本上没有耗材）； 3、 在计算机上进行，自动化程度高，人机交互性好，修改、验证实验简单； 4、 下载后，实验结果清晰； 5、 实验仪器损耗少，维护简单； （一）4位全加器设计 一个4位全加器可以由4个1位全加器构成，如图1.1所示，1位的全加器串行联接可以实现4位的二进制全加器。 图1.1 4位全加器电路原理图 1位全加器可以由两个半加器和一个或门构成，如图1.2所示。 图1.2 全加器电路原理图 根据实验原理中，采用层次法设计一个4位全加器。 四、实验步骤 1、如图1.3所示，利用MAX-plusⅡ中的图形编辑器设计一半加器，进行编译、仿真，并将其设置成为一元件。 2、建立一个更高得原理图设计层次，如图1.2所示，利用前面生成的半加器元件设计一全加器，进行编译、仿真，并将其设置成为一元件 3、再建立一个更高得原理图设计层次，如图1.1所示，利用前面生成的半加器元件设计一全加器，进行编译、仿真。 4、选择器件“Assign”|“Device”|“MAX7000S”|“EPM7128SLC84-6”，并根据下载板上的标识对管脚进行配置。然后下载，进行硬件测试，检验结果是否正确。 五、实验结果： 综合出来的只有输入输出端口的四位全加器： 下图是仿真结果： 六，实验总结：先做一位全加器，按照一位全加器原理图在maxplus2软件环境下连接各器件，将一位全加器综合成一个只留有端口的器件。再用刚刚综合出来的一位全加器连接做成四位全加器。然后再做综合处理，再在maxplus2下输入波形仿真，输入端输入两个五，由上图可知，输出端输出为10.所以设计是正确的。 实验二 高速四位乘法器设计 实验目的 1.熟悉利用MAX-plusⅡ的原理图输入方法设计简单的组合电路 2.掌握层次化设计的方法 3.掌握高速乘法器的设计方法 实验原理 根据乘法的运算规则，不难得出下图所示的乘法器的原理框图。4位加法器可以选择74283，b0*a,b1*a, b2*a,b3*a实际就是1位和4位的与运算，如下图所示。 由原理框图不难得出如图2.1所示的电路原理图。 实验内容 按以上原理实现一个高速4位乘法器 实验步骤 1.如上图所示，利用MAX-plusⅡ中的图形编辑器设计1-4的二进制乘法器，进行编译、仿真，并将其设置成为一元件（可根据需要对元件符号进行调整）。 2.建立一个更高得原理图设计层次，如图2.1所示，利用前面生成的1-4的二进制乘法器和调用库中的74283元件设计一高速4位乘法器 3.选择器件“Assign”|“Device”|“MAX7000S”|“EPM7128SLC84-6”，并根据下载板上的标识对管脚进行配置。然后下载，进行硬件测试，检验结果是否正确。 五、实验报告要求： 详细描述4位乘法器的设计过程，给出各层的电路原理图、元件图（原理图）以及对应的仿真波形；给出乘法器的延时情况；最后给出硬件测试的流程和结果。 图2.1高速4位乘法器电路原理图 下图是综合以后得到的，只有输入和输出端口的四位乘法器： 下图是四位乘法器的仿真结果图： 六，实验总结：先按照原理图在maxplus2软件环境下连接各器件，然后再maxplus2中综合连接好的电路图。再在maxplus2下输入波形，输入端入一个四和一个五，由上图可知，输出端输出为20.故设计的电路是正确的。 实验三 秒表的设计 一、实验目的： 1、 熟练利用VHDL语言进行数字系统设计；2、 掌握数字系统的设计方法——自顶向下的设计思想；3、 掌握计数器的设计与使用；4、 根据秒表的功能要求设计一个秒表； 二、实验设备： PC机一台、EDA教学实验系统一台、下载电缆一根（已接好）、导线若干 三、实验要求： 1、 有秒、分计数，数码扫描显示输出；2、 有清零端和计数使能端； 3、 在功能允许的情况下，可自由发挥； 四、实验原理： 1、 功能描述： 本实验中的秒表要求有两个功能按钮：一个是计数和停止计数按钮，当第一