第4章-存储系统教案.pptVIP

* 存储器的总容量为1KB，需要10条地址线。 RAM芯片需要7条信号线(27=128)，ROM芯片需要9条地址线(29=512)。 存储器与CPU的连接图 CPU MREQ# A15~A0 R/W# D7~D0 128x8 WE A CS D7~D0 128x8 WE A CS D7~D0 128x8 WE A CS D7~D0 128x8 WE A CS D7~D0 512x8 A CS D7~D0 3-8 decode A7A8A9 A6~A0 A8~A0 * * 存储器译码方法 全译码 所有CPU高位地址线均参与对存储单元的译码寻址 低位地址线对芯片内各存储单元的译码寻址 片内译码 高位地址线对存储芯片的译码寻址 片选译码 每个存储单元的地址都是唯一的 不存在地址重复 部分译码 部分高位地址线参与对存储单元的译码寻址 存在地址段内容重叠 每个单元有多个地址 0 M-1 nM M * * 字选择与字节选择 字选择 以字为单位访问存储器 位数等于存储器的字长 低位地址不需要 字节选择 可以以字节为单位访问存储器 低位地址用于选择字节 * * 字节选择的实现 A0 A1 2-4译码器 * * 连接部分主要由三个部分组成: 1.地址线 2.数据线 3.控制线 连接中需要考虑的问题: CPU总线的负载能力 CPU的时序和存储器存取速度之间的配合 存储器的地址分配和片选 控制信号的连接 4.3 8086CPU的存储器扩展 * * 1 线性选择方式 * * 只有存储芯片的片选信号CS有效，才能对该芯片进行操作 连接方式： 将CPU地址总线低13位与存储芯片地址线相连 CS端与某一位高位地址线（A13）相连 1＃芯片地址：0000～1FFFH、4000 ～5FFFH、…… 2＃芯片地址：2000～3FFFH、6000 ～7FFFH、…… * * 2 全译码 所有的系统地址线均参与对存储单元的译码寻址 包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码） 采用全译码，每个存储单元的地址都是唯一的，不存在地址重复 译码电路可能比较复杂、连线也较多 常用译码器：74LS139、74LS138、74LS154 * * * * 例：1#~7#接存储器，试确定寻址范围。 8000H~87FFH 8800H~8FFFH 9000H~97FFH A000H~A3FFH A400H~A7FFH A800H~ABFFH AC00H~AFFFH * * 片选端译码小结 存储芯片的片选控制端可被高位地址线单独选用或经译码而得 在系统中，与地址相关的有：地址空间的选择（接系统的M/IO）和高位地址的译码选择（与系统的高位地址线相关联） 对存储芯片通过片选无效可关闭内部选通，以降低功耗 芯片OE与系统的读命令线相连 当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线 芯片WE与系统的写命令线相连 当芯片被选中、且写命令有效时，允许总线数据写入存储芯片 * 1024x1=128x8，可按字结构构成：8根数据线+7（2的7次方=128）根地址线，共15根。 上图：10根地址线+1根数据线 * 64k地址单元，通过行、列两部分地址，只需8位地址线 无片选信号，行选通信号可认为是片选信号：先行8位、再列8位选通，共2的16次方=64k * A0、A1用于选择32位的哪个字节 * fffH：4095：4k 0000H到3FFFH：16k 4000H到5FFFH：8k 6000H到FFFFH：40k * * * 0000～1FFFH与4000 ～5FFFH是等效的 2000～3FFFH与6000 ～7FFFH是等效的 * 0000～1FFFH与4000 ～5FFFH是等效的 2000～3FFFH与6000 ～7FFFH是等效的 * * * 8000H~87FFH 8800H~8FFFH 9000H~97FFH A000H~A3FFH A400H~A7FFH A800H~ABFFH AC00H~AFFFH * 嵌入式系统原理与实验 * 第4章 存储系统 4.1 存储器的基本原理 4.2 存储器的构成 4.3 8086CPU的存储器扩展 * * RAM：随机访问存储器 SRAM：静态存储器 Static random access memory DRAM：动态存储器 Dynamic random access memory ROM：只读存储器 Read only memory 4.1 存储器的基本原理 * * 1. SRAM存储器 T1～T4构成双稳态触发器 数据读出时，X、Y译码线为高 数据写入时，I/O数据准备好，然后X、Y译码线为高 特点：速度快、电路复杂 * * SRAM存储器芯片