[工学]第三章 中规模组合逻辑电路及应用.ppt

4位数值比较器CC14585的逻辑图 3.6 用MSI设计组合电路举例 1. 一般设计方法： 变换 对照比较 设置 2. 具体实现方法： （1）译码器实现； （2）数据选择器实现; （3）加法器实现。 举例：例3-7（P70） 例3-8（P71） 例3-9（P72） 用数据选择器实现函数： 例 ①选用8选1数据选择器74LS151 ②设A2=A、A1=B、A0=C ③求Di D0=D D2=1 D6=1 D4=D D1=D D3=0 D7=0 D5=1 ④画连线图 3.3.3 数据分配器 由地址码决定将输入数据Ｄ送给哪１路输出。 真值表 逻辑表达式 地址变量 输入数据 逻辑图 集成数据分配器 把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。 由74LS138构成的1路-8路数据分配器 数据输入端 G1=1 G2A=0 地址输入端 数据分配器的应用 数据分配器和数据选择器一起构成数据分时传送系统 本节小结 　1、数据选择器是能够从来自不同地址的多路数字信息中任意选出所需要的一路信息作为输出的组合电路，至于选择哪一路数据输出，则完全由当时的选择控制信号决定。 　数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项，并且一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。 　用数据选择器实现组合逻辑函数的步骤：选用数据选择器→确定地址变量→求Di→画连线图。 　2、数据分配器的逻辑功能是将1个输入数据传送到多个输出端中的1个输出端，具体传送到哪一个输出端，也是由一组选择控制信号确定。 　数据分配器就是带选通控制端即使能端的二进制译码器。只要在使用中，把二进制译码器的选通控制端当作数据输入端，二进制代码输入端当作选择控制端就可以了。 　数据分配器经常和数据选择器一起构成数据传送系统。其主要特点是可以用很少几根线实现多路数字信息的分时传送。 用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。 设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的真值表。 3.4 数值比较器 3.4.1 1位数值比较器 逻辑表达式 逻辑图 3.4.2 多位数值比较器 多位数值比较器的原理 比较两个多位数,应首先从高位开始,逐位比较. 例如: A=A3A2A1A0 B=B3B2B1B0 比较方法为: ① 首先比较A3和B3 , 如A3B3=10, 则AB,如A3B3=01, 则AB; 如A3B3=00或11(相等), 则比较A2和B2; ② 比较A2和B2 , 如A2B2=10, 则AB,如 A2B2=01, 则AB;如A2B2=00或11 (相等), 则比较A1和B1; ③ 比较A1和B1 , 如A1B1=10, 则AB,如 A1B1=01, 则AB;如A1B1=00或11 (相等), 则比较A0和B0; ④ 比较A0和B0 , 如A0B0=10, 则AB,如 A0B0=01, 则AB;如A0B0=00或11 (相等), 则比较A=B. 四位数值比较器逻辑表达式7485: Y(AB)=[A3B3+(A3⊙B3) A2B2+ (A3⊙B3) (A2⊙B2) A1B1 + (A3⊙B3) (A2⊙B2) (A1⊙B1) A0B0] + (A3⊙B3) (A2⊙B2) (A1⊙B1)(A0⊙B0 ) I(AB) Y(AB)=[A3B3+(A3⊙B3) A2B2+ (A3⊙B3) (A2⊙B2) A1B1 + (A3⊙B3) (A2⊙B2) (A1⊙B1) A0B0] +(A3⊙B3) (A2⊙B2) (A1⊙B1)(A0⊙B0 ) I(AB) Y(A=B)=(A3⊙B3) (A2⊙B2) (A1⊙B1)(A0⊙B0 )I(A=B) 四位集成比较器7485: A3 B3 A2 B2 A1 B1 A0 B0 I(AB) I(A=B) I(AB) Y(AB)