LS2051使用手册.pdfVIP

LS2051 是我公司设计、生产的高性能 8 位单片机。其指令系统与 MCS-51 兼容，内部 功能、引脚功能、引脚排列以及引脚的电气特性与AT89C2051 兼容，可直接替换 AT89C2051 以及与其兼容的芯片。 LS2051 支持独立或关联的两道程序同时运行。执行第 1 道程序的性能与 AT89C2051 相 同，第 1 道和第 2 道程序同时运行时的处理能力是 AT89C2051 的两倍。 主要性能指标 指令兼容 MCS-51 ，引脚兼容AT89C2051 。 2KB 内部Flash 程序存储器，20000 次擦写周期。 3.0~5.5V 工作电压。 0Hz~24MHz 工作频率。 两级程序存储器加密机制。 128×8B 内部SRAM。 15 个可编程 I/O 端口，20mA 吸入电流，可直接驱动 LED 。 6 个中断源。 2 个 16 位定时器/计数器。 1 个可编程 UART 。 SPI 编程接口。 1 个内置高精度模拟比较器。 低功耗设计，且支持空闲和掉电模式。 功能和特点 LS2051 片内包含 2K 字节程序存储器（Flash ），128 字节数据存储器（SRAM ），2 个 16 位定时/计数器，1 个 5 向量两级中断机制，1 套两道程序核处理引擎，15 个 I/O 端口驱动器， 1 个全双工串行通信端口，1 个精密模拟比较器，振荡器及时钟电路。 LS2051 的工作频率为 0Hz~24MHz，并支持空闲和掉电两种软件可设置的节电工作方 式。空闲方式停止 CPU 的工作，但维持 SRAM、定时器/计数器、串行通信口及中断机制继 续工作；掉电方式停止振荡器工作，切断片内所有时钟，SRAM 中的内容维持不变。 LS2051 实现了单核双任务并行处理，可以只运行单道程序，也可同时执行关联或非关 联的两道程序。执行第 1 道程序的性能和兼容芯片相同，同时执行两道程序的处理能力是兼 容芯片的两倍。 1 引脚说明 LS2051 的引脚排列及其复用功能如图 1 所示。 图 1 LS2051 引脚 VCC ：工作电压。 GND ：地。 P1 口：一组8 位可编程双向 I/O 口，P1.2～P1.7 内部设置上拉电阻，P1.0 和 P1.1 是内部精密比较器的同相输入（AIN0 ）和反相输入（AIN1 ），内部无上拉电阻，如 果需要，用户可在外部电路做上拉处理。P1 口输出缓冲器可吸收20mA 电流，可 直接驱动 LED 。当P1 口引脚被写“1”时，可以作为输入；当P1 口引脚被写“0 ” 时，输出为“0 ”；当芯片被复位后，P1 口为输入。当引脚P1.2～P1.7 用作输入并 被外部拉低时，它们将因内部的上拉电阻而产生源电流（IIL ）。在编程时，P1.5 、 P1.6 和 P1.7 分别对应编程接口信号 SPI-MOSI、SPI-MISO 和 SPI-CLK。 P3 口： P3.0～P3.5 、P3.7 是带有内部上拉电阻 7 个可编程双向 I/O 口，P3.6 用于 片内模拟比较器的输出，未引出片外。P3 口输出缓冲器可吸收20mA 电流，可直 接驱动 LED 。当P3 口引脚被写“1”时，可作为输入；当P3 口引脚被写“0 ”时， 输出为“0 ”；当芯片被复位后，P1 口为输入。作为输入时，被外部拉低的P3 口将 因内部的上拉电阻而产生源电流（IIL ）。P3 口的引脚复用功能如表 1 所示。 2 表 1 P3 口的特殊功能 引脚 功能特性 P3.0 RXD （串口输入） P3.1 TXD （串口输出） P3.2 INT0 （外部中断