性能概述MDIO接口-CypressSemiconductor.PDFVIP

MDIO 接口 1.10 性能  与以太网产品结合使用  可配置的物理地址  支持高达4.4 MHz 的总线时钟（mdc）  符合IEEE 802.3 标准中的第45 条  自动将存储器分配给寄存器空间。通过直观且易于使用的图形配置GUI 可以配置该寄存器空间。 概述 MDIO 接口组件支持管理数据输入/输出。该输出/输出是用于媒体独立接口（MII）的IEEE 802.3 标准中以太网系列所定义的串行总线。该MII 将媒体访问控制（MAC）器件连接到以太网物理层 （PHY）电路。该组件符合IEEE 802.3 标准中的第45 条。 何时使用MDIO 接口 在一个PHY 管理接口中，使用MDIO 接口组件读取和写入PHY 控制和状态寄存器。它在运行之 前对每个PHY 进行配置，并在运行期间监控链接的状态。 可配置该组件，使之为来自MDIO 总线的所有帧生成中断。在基本模式下，允许用户在固件中进 行数据处理算法。在高级模式下，可配置该组件，使之自动处理硬件中的所有寄存器，而无需 CPU 干预。 赛普拉斯半导体公司• 198 Champion Court • San Jose，CA 95134-1709 • 408-943-2600 Document Number: 001-89719 Rev. *A 修订日期：October 25, 2016 MDIO 接口 输入/输出连接 本节介绍了MDIO 接口组件的各种输入和输出连接。I/O 列表中的星号（* ）表示，在I/O 说明部分 所列出的内容中，该I/O 可能不可见。 mdc — 输入 MDC 是由MDIO 主机提供的总线时钟。它直接连接到物理MDC 输入引脚。对于连接到mdc 输入 的引脚，将Sync Mode （同步模式）参数（在引脚组件的“Configure”对话框中）设置为 “Transparent ” （透明）。 clock — 输入 该时钟供给内部逻辑时序使用。当组件在Basic mode （基本模式）下运行时，需要设置时钟速 率至少为MDC 总线时钟的8 倍。而在Advanced mode （高级模式）下运行时，建议使用最低 配置频率为40 MHz 的BUS_CLK 作为组建的时钟。 phy_addr[4:0] — 输入* 物理端口地址。若将Physical address （物理地址）参数设置为Hardware （硬件），将会显示 该地址。 mdio — Inout(双向) * 用于传输或接收数据的双向引脚。对于连接到mdio 的引脚，应将Drive Mode （驱动模式）设置 为 “Open Drain Low” （漏极开路），并将Sync Mode 设为 “Transparent “（透明）。如果取 消选中Enable external OE 参数，则将会显示mdio 终端。 mdio_in — 输入* 由主机驱动的MDIO 信号。如果选中Enable external OE，则将会显示该信号。 mdio_out — 输出* 由MDIO 接口驱动的MDIO 信号，在选中Enable external OE 选项时将被显示出来。 enable — 输入 同步高电平有效使能信号。 页2/24 Document Number: 001-89719 Rev. *A MDIO 接口 interrupt — 输出 在Basic mode （基本模式）下进行配置时，只有物理地址和器件地址与先前配置的值相匹配时， 该输出才会在帧结束后生成脉冲。 但在Advanced mode （高级模式）下，当MDIO 主机结束写入操作时，以及配置了相关的寄存 器，使之在写操作发生时触发中断后，该输出会生成一个脉冲。 force_cor — 输入* 对当前的MDIO 地址进行读取时强制进行清除操作。如果将Configuration 参数设置为 Advanced ，