第4章组合逻辑电路OK.ppt

第 四 章 组合逻辑电路 灯测试输入LT’：该输入为低时，译码器输出Ya-Yg全为高电平，七段数码管应同时点亮，以检查各段是否正常发光，平时该输入应为高电平。 灭零输入RBI’：当RBI’=0，且A3A2A1A0=0000时，“0”被灭掉。 灭灯输入/灭零输出BI’ / RBO’：输入时，若BI’=0则灯灭掉；输出时，若RBI’=0，且A3A2A1A0=0000时，输出低电平。 例4.3.2：试用两片3线－8线译码器74HC138组成4线－16线译码器。 (1)片工作，(2)片禁止。若输入D3D2D1D0=0100时，Z4’输出低电平，其余为高电平。 0 0 0 (2)片工作，(1)片禁止。若输入D3D2D1D0=1101时， Z13’输出低电平，其余为高电平。 1 1 1 二、二－十进制译码器 输入端：4 输出端：10 二-十进制译码器的输入是十进制数的4位二进制 编码（BCD码），分别用A3、A2、A1、A0表示；输 出的是与10个十进制数字相对应的10个信号，用 Y9～Y0表示。由于二-十进制译码器有4根输入线， 10根输出线，所以又称为4线-10线译码器。 集成8421 BCD码译码器74LS42 三、显示译码器 用来驱动各种显示器件，从而将用二进制代 码表示的数字、文字、符号翻译成人们习惯的 形式直观地显示出来的电路，称为显示译码器。 数字、文字、符号代码 译码器 显示器 半导体数码管 显示器件： 常用的是LED显示器件。下图是七段LED数码管，亦可封装成单个的或者点阵式的。 a b c d e f g a b c d e f g 510? Ya Yb Yg a b g 510? 510? 发光二极管 Ya-Yg: 控制信号 高电平时,对应的LED亮 低电平时,对应的LED灭 a b c d f g a b c d e f g 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 e ?? 七段显示译码器 A3-A0: 输入数据 要设计的七段显示译码器 a Ya Yb Yc Yd Ye Yf Yg 译 码 器 A3 A2 A1 A0 b c d e f g 七段显示译码器7448引脚排列图 灯测试输入 灭零输入 灭灯输入／灭零输出 图4.3.18 用7448驱动BS201的连接方法因7448提供的输出电流只有2mA左右，因此需并联合适的上拉电阻才能使流过LED的电流在10mA左右，正常点亮LED数码管。 RBI和RBO配合使用，可使多位数字显示时的最高位及小数点后最低位的0不显示 0 0 0 6 7 . 9 0 0 四、译码器的应用 例4.3.3：试用3线－8线译码器74HC138设计一个多输出的组合逻辑电路。输出逻辑函数式为 3线－8线译码器74HC138功能表 解： 所以首先将表达式化为最小项之和的形式： 由功能表可知， Y0=A2’A1’A0’=m0,有Y0’=m0’； 类似Y1’=m1’ 、Y2’=m2’，。。。。 当S1=1, S2′=S3′=0时,令A2=A, A1=B, A0=C ,则 画电路图 定义：根据需要将多路信号中选择一路送到公共数据线上的逻辑电路(又称多路开关). n位通道选择信号 数据选择器 D0 D1 D2 D2n-1 Y 输入端：2n个 输出端：1个 §4.3.3 数据选择器 1、2选1数据选择器 A F 0 D0 1 D1 1 D0 D1 A ?1 F 输入数据 输出数 据 控制信号 真值表 地址变量 输入数据 由地址码决定从４路输入中 选择哪１路输出。 2、4选1数据选择器 A1 A0 Y 0 0 D0 0 1 D1 1 0 D2 1 1 D3 D0 A0 D3 D2 D1 A1 Y 即： 型号:74HC153 双4选1数据选择器 集成电路数据选择器 选通控制端S′为低电平有效，即S′=0时芯片被选中，处于工作状态；S′=1时芯片被禁止，Y≡0。 输出 输入 A1 A0 Y1 1 0 0 0 0 0 1 0 1 0 0 1 1 0 D10 D11 D12 D13 集成8选1数据选择器74HC151 * * §4.1 概述 §4.2 组合逻辑电路的分析和设计方法 §4.3 常用组合逻辑电路 §4.4 组合逻辑电路的竞争－冒险现象 教学内容 数字电路 组合逻辑电路 时序逻辑电路 任一时刻的输出仅取决于该时刻的输入，与电