数字电路-期末复习-2007.pptVIP

速度取决于电路结构类型 并联比较型：1微秒 逐次渐近型：10~100微秒/次 双积分型：几十毫秒/次 4．分析图2逻辑线路图，74160为同步十进制计数器，74LS138为3线/8线译码器，说明计数值N等于多少？ 5.根据波形图设计 同步摩尔型电路 5.分析图示电路，画出状态转换图，说明计数器的特点及模值。 6. P346 6,1 ; 7. P346 6.3 ; 一.基本知识 Ⅲ.其它电路分析与设计部分 1. ROM ；PROM ； EPROM ； E2PROM ；Flash Memory ； SRAM；DRAM的特点。 2. 存储器容量的概念：位（Bit）;字节（Byte）;字（Word）;片内地址；片地址。 3. ROM中与阵列的作用（输入为地址A0A1….An-1;，输出为字线W0,W1,….W2n-1）. 4. ROM中或阵列的作用（输入为字线W0,W1,….W2n-1;，输出为位线D0,D1,….Dn-1.) 5. 用ROM进行逻辑设计时，ROM的地址线（A0A1….An-1 ）是组合逻辑的输入变量； ROM的字线（W0,W1,….W2n-1）是组合逻辑的最小项; ROM的每一个位线（D0,D1,….Dn-1.)分别构成组合逻辑的一个输出（即最小项表达式）。因此可以方便的用ROM设计任意的组合逻辑电路（多入-多出）以及时序逻辑电路。 例1：用D触发器设计一个同步自动连续4位二进制无符号数乘法器，乘数a3 a2 a1 a0 ;被乘数b3 b2 b1 b0;积z7z6 z5z4 z3z2 z1z0； 解：ROM为256*8Bit；由计数器提供自动地址a3 a2 a1 a0 b3 b2 b1 b0;256个单元中依次存放8位积： z7z6 z5z4 z3z2 z1z0； 例1：用D触发器设计一个同步模7加/减计数器，为方便起见，采用8位ROM(加进位Z1 = 1，减借位Z2 = 1，加减控制m为0（加），为1(减)。 当S7时Z1 = 1， Z2 = 1；当S7时，无论M为0或1，均返回S0，同时Z1 = 1， Z2 = 1； D2 =∑（m3、m4、m5、m8、m13、m14） D1 =∑（m1、m2、m5、m8、m11、m12） D0 =∑（m0、m2、m4、m10、m12、m14） Z1 =∑（m6、m7、m15） Z2 =∑（m7、m8、m15） M Q2 Q1 Q0 Q2n+1 Q1n+1 Q0n+1 Z1 Z2 0 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 0 0 0 1 0 1 1 1 0 0 0 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 0 0 1 0 1 1 0 0 1 0 0 0 1 1 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 1 0 0 0 1 1 6.可编程逻辑器件有：PLA；PAL ；GAL ； EPLD ；FPGA等。 7. PLA特点：与逻辑可编程；或逻辑可编程； 输出缓冲控制 * FPLA与ROM的区别： ROM的与阵列是固定的，有2n 个Wi（字线）；而FPLA的与阵列较少，ROM 采用全部最小项，而FPLA采用简化后 的与项。 PAL的特点：可编程“与”阵列+固定“或”阵列+输出电路最简单的形式为： 9. 通用阵列逻辑 GAL的特点： 可编程“与”阵列 + 固定“或”阵列 + 可编程输出逻辑宏单元 OLMC 编程单元采用E2CMOS 可改写 OLMC 5种工作模式（图中NC表示不连接） 专用输入模式 专用组合输出模式 反馈组合输出模式 时序电路中的组合输出模式 寄存器输出模式 10. 现场可编程门阵列FPGA的特点： 输入/输出块： IOB ；控制逻辑块： CLB； 互连资源： Interconnect ； 存储器：SRAM 11. 施密特触发器的工作原理及主要参数：正向阈 值 VT+ ；负向阈值 VT- ；回差电压? VT的意义。 12. 施密特触发器的典型应用：波形变换；鉴幅；脉冲整形。 13。用施密特触发器构成多谐振荡器 13。用CMOS门电路组成的微分型单稳态触发器的 原理及暂态时间Tw的计算。对应的各点 （Vd,Vi2,Vo）波形图。 14.对称式多谐振荡器的基本原理。 15.环形振荡器用奇数个反相器串结起来，利