[工学]第6章 门电路与组合逻辑电路10.ppt

主要内容 和 要求 基本门电路：4点 符号 逻辑表达式 逻辑状态表（真值表） 波形分析 具体的电路实现及分析不做过多要求。 逻辑代数 逻辑式的简化：公式法化简、图解化简法（卡洛图化简法） 逻辑电路的分析和综合：逻辑代数、分析步骤、综合步骤。 加法器、编码器、译码器、数据选择器、数值比较器 本章要求 1. 掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解 TTL门电路、CMOS门电路的特点。 2. 会用逻辑代数的基本运算法则化简逻辑函数。 3. 会分析和设计简单的组合逻辑电路。理解加法器、编码器、译码器等常用组合逻辑 4. 电路的工作原理和功能。 5. 学会数字集成电路的使用方法。 6.1 数字电路概述 组合逻辑电路和时序逻辑电路 6.3 晶体管的开关作用 6.4 逻辑门电路  6.4.1 分立元件门电路 6.4.1 分立元件门电路 由二极管、三极管等分立元件组成 6.4.2 TTL门电路 由三极管构成的集成门电路 6.4.3 CMOS门电路 由NMOS管和PMOS管构成集成门电路 二、 抗干扰能力 OC门的特点 6.5.2 逻辑函数的化简 一、真值表 6.5.2.2 逻辑函数的化简 化简的意义： 由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若经过简化，则可使用较少的逻辑门实现同样的逻辑功能。从而可节省器件，降低成本，提高电路工作的可靠性。 -利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。 化简的任务：得到逻辑函数的最简式。 化简的原则 1.逻辑电路所用的门最少; 2.各个门的输入端要少; 3.逻辑电路所用的级数要少; 4.逻辑电路要能可靠工作. 化简的方法 1. 公式法化简 2. 利用卡诺图化简 6.6 数字集成组合逻辑电路6.6.1 加法器adder 6.6.1 加法器：1.半加器 2.全加器 3多位全加器 6.6.2 编码器：1.二进制编码器 2.二-十进制编码器 6.6.3 译码器与数码显示： 1.二进制译码器 2.二-十进制译码器 3.显示译码器 6.6.4 数据选择器 6.6.5 数值比较器 七段显示译码器 6.5.4 数据选择器 作业 P220 6.1 6.3 6.4 6.7 6.10 6.11 6.13 6.14 6.15 6.20 6.21 例7：化简F(A,B,C,D)=?(0,2,5,6,7,8,9,10,11,14,15) AB CD 00 01 11 10 00 01 1 0 0 1 0 1 0 1 0 1 1 1 1 1 1 1 11 10 边边角角也是相邻最小项，可以圈起来合并 例8：化简F(A,B,C,D)=?(3,4,5,7,9,13,14,15) CD AB 00 01 11 10 00 01 0 1 0 0 0 1 1 1 1 1 1 0 0 0 1 0 11 10 CD AB 00 01 11 10 00 01 0 1 0 0 0 1 1 1 1 1 1 0 0 0 1 0 11 10 圈法1 圈法2 两种圈法看似结果不同，但化简后结果是相同的，即最简式相同。 可以通过公式法化简证明。 1.由给定的逻辑电路写出输出端逻辑表达式。 分析步骤： 2.用逻辑代数或卡诺图对逻辑表达式进行化简。 3.列出逻辑状态表。 6.5.3 组合逻辑电路的分析 已知逻辑电路 输入输出之间的逻辑关系 分析 注意：一定的电路只能实现一定的功能 例1：分析下图的逻辑功能。 4. 分析逻辑功能，得出结论。 1. 写出逻辑表达式。 2.用逻辑代数化简。 A B F (3) 列逻辑状态表 A B Y 0 0 1 1 0 0 1 1 1 0 0 1 Y= AB +AB =A B 逻辑式 (4) 分析逻辑功能 输入相同输出为“0”，输入相异输出为“1”， 称为“异或”逻辑关系。这种电路称“异或”门。 =1 A B Y 逻辑符号 A B Y 0 0 1 1 0 0 1 0 0 1 1 1 逻辑式 =1 A B Y 逻辑符号 相同为“0”；不同为“1” 异或门同或门 相同为“1”；不同为“0” A B F 1 1 化简 略 例3：已知A、B 的波形，分析下图的逻辑功能。给出各点的波形。 =1 0 1 被封锁 1 1 2 3 4 A M B 1 F =0 1 被封锁 1 0 2 3 4 A M B 1 F 打开 打开 选通A信号 选通B信号 选通电路 =AC +BC Y=AC ? BC 1.根据逻辑要求，指定实际问题的逻辑含义，列出逻辑状态表。 3.用逻辑代数或卡诺图对逻辑表达式进行化简。逻辑表达式越简单，则设计的逻辑电路使用元件少、线路合理，工作可靠 4. 画出逻辑电路图。 分析