数字逻辑实验课件 - 门电路组合逻辑设计.ppt

* * * * * * * 四、实验要求 1、熟悉数据选择器和译码器的工作原理； 2、用数据选择器和译码器对实验内容进行预设计； 3、根据实验任务，画出所需的实验线路及记录表格。 五、实验报告 1、用数据选择器对实验内容进行设计、写出设计全过程、画出接线图、进 行逻辑功能测试；总结实验收获、体会。 2、画出实验逻辑线路图，描绘观察到的波形，并标上对应的地址码。 3、记录实验数据并对实验结果进行分析、讨论。 * ? ? （2）3—8译码器74LS138 74LS138是3--8线译码器，其中A0 、A1、A2为地址输入端，~为译码输出端，S1 、S2 、3为使能端。当S1＝1，S2+S3=0时，器件使能，地址码所指定的输出端有信号（为0）输出,其它所有输出端均无信号（全为1）输出。当S1＝0 、S2+S3=X或S1=X、 S2+S3=1时，译码器被禁止，所有输出同时为1。 表 3-2.2 74LS138功能表 输 入 输 出 S1 S2+S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 0 × × × × 1 1 1 1 1 1 1 1 × 1 × × × 1 1 1 1 1 1 1 1? * ? ? ? VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6 ? 74LS138 ?A0 A1 A2 S2 S3 S1 Y7 GND * 实验四 触发器及其应用 一、实验目的 1、掌握基本RS、D、JK、T和T’触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器的应用 * 二、设计原理 1、触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。触发器有三种输入端，第一种是直接置位、复位端，用Sd和Rd表示，在Sd =0、 Rd =1或（ Rd =0、 Sd =1）时，触发器将不受其它输入端所处状态的影响，使触发器直接置“1”（或置“0”）；第二种是时钟脉冲输入端，用来控制触发器发生状态更新，用CP表示；第三种是数据输入端，它是触发器状态更新的依据。 集成触发器的应用广泛,它不但能组成数字电路的各种逻辑部件,如寄存器,计数器,还可用来产生脉冲波形以及对脉冲波形进行分频,倍频等。 * 三 、设计任务 A、触发器功能测试 1、测试基本RS触发器的逻辑功能 按图接线，输入端、接逻辑开关，输出端Q接逻辑 电平显示输入插口，按表要求测试并记录。 2、测试双D触发器74LS74的逻辑功能 （1）测试 Sd 、 Rd 的置位、复位功能 Sd 、Rd 、D接逻辑开关，CP接单次脉冲源，Q接LED显示输入插口。当 Sd =0 、 Rd ＝1或 Rd =0 、 Sd ＝1时任意改变D及CP的状态，观察Q端状态。自拟表格并记录之。 （2）测试D触发器的逻辑功能 按下表逐项测试D触发器的逻辑功能，并指出 CP脉冲作用边沿。其状态方程为： Qn+1 ＝ D * （3）用示波器测试D触发器的逻辑功能 CP=10KHZ D=1KHZ 观察并描绘CP与Qn波形。 3、测试双JK触发器74LS112逻辑功能 （1） 、测试Sd 、Rd 的置位、复位功能 测试方法同实验内容2、（1） （2）、测试JK触发器的逻辑功能 按下表逐项测试JK触发器的逻辑功能，并指出 CP脉冲作用边沿。JK触发器的状态方程为：