山东农业大学《集成电路设计基础》17组合逻辑4.pptVIP

上节回顾 逻辑努力 有比逻辑 DCVSL 传输管逻辑 例子：与门 阈值损失 纯NMOS传输管逻辑 传输管缺陷 阈值损失 传0时Vout=0 传1时Vout=Vgate-Vt 切记：不能做后级NMOS传输管的栅！！ 电阻增大 传0时输入为源端 Vgs=Vdd 传1时输出为源端 Vgs=Vgate-Vout 当Vout上升接近Vgate-Vt时Vgs-Vt很小 平均驱动电流较弱 差分传输管逻辑——CPL 差分传输管逻辑——CPL CPL门特点 互补数据输入 用较少管子实现加法器和异或功能 差分信号极性免去了多余的倒相器 属于静态逻辑，有较好抑噪能力 模块化结构 纯NMOS传输管逻辑 纯NMOS传输管逻辑改进 传输门逻辑 传输门（互补，消除阈值损失） 基于传输晶体管逻辑的电路 动态逻辑 静态vs.动态电路 静态电路 任何时候，通过低阻通路，输出连在VDD或VSS除非在开关的瞬间 任何时候，总是输出布尔函数值,除非在翻转的瞬间 动态电路 依赖高阻节点（电容）暂存信号电荷 结构简单，寄生小，速度快 易受噪声影响 扇入n需要n+2个晶体管(只有一个p管) 动态逻辑门 输出的特性 输出一旦放电后，要等到下一次预充电才能充电 在求值时，输出最多完成一次1-0转换 要么保持为1 要么放电到0，放电后不可能再回到1，直到再次充电 级联问题 在求值时或求值后，输出可以是高阻态，状态1储存在CL上