(数字电子技术）17 集成异步计数器.ppt

第 5 章 中规模集成时序模块及其应用  5.1.1 中规模集成异步计数器 按计数器中触发器的时钟是否统一可分为同步计数器和异步计数器。 常用TTL型中规模异步计数器 按计数器中触发器的时钟是否统一可分为同步计数器 异步计数器。 电子技术教研室 数字电路 数字电子技术 电子技术教研室 第5章 中规模时序模块及其应用 数字电子技术 基础部电子技术教研室 第17次课 随着半导体工艺的发展，各种时序标准模块，例如MSI集成计数器和移位寄存器、LSI随机存取存储器（RAM）已广泛用于构成各种数字逻辑电路或数字系统，使时序逻辑电路的设计变得比较容易。 能对信号数目进行计数的逻辑电路叫作计数电路或计数器 引入 怎样做一个电子表/数字钟? 按计数过程中计数器输出数码规律可分为加法计数器（递增计数）、减法计数器（递减计数）和可逆计数器（可加可减计数）。 按预置方式可分为同步预置和异步预置。 按复位方式可分为同步复位和异步复位。 按编码方式可分为二进制计数、二—十进制计 数及其它任意进制计数。 5.1.1 中规模集成异步计数器 内容： 一 异步计数器概念 二 集成异步计数器：74LS90 三 分析用74LS90实现的 任意模值计数器 目的与要求： 1）掌握集成异步计数器的功能 2）熟悉单片74LS90计数器8421BCD方式的应用 重点：二—五—十进制计数器74LS90功能 难点：集成异步计数器应用 一、异步计数器 异步二进制计数器 构成（以三位为例） 时序图 计数状态 （在时序图上读） 0 CP0 t 0 Q0 t 0 Q1 t 0 Q2 t 1 2 3 4 5 6 7 8 (CP1) (CP2) 0 0 0 0 1 0 1 0 0 1 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1J C1 1K 1J C1 1K 1J C1 1K 1 FF0 FF1 FF2 CP0 CP1 CP2 Q0 Q1 Q2 异步? 计数器? 二进制? 二、异步计数器 74LS90 1.电路组成： QC QA J K QB J K J K QD QD J K CP1 CP2 R 0(1) R 0(2) S 9(2) S 9(1) QA QB QC QD 74LS 90原理电路图 RD RD1 RD1 RD RD2 RD2 SD SD ? ? 7490由四级触发器组成两个 计数器： (1) 触发器A：模2 CP1入QA出 CP1 CP2 QA QB QC QD S9（1） S9（2） R0（1） R0（2） 74LS90 模2 CP1 QA 模5 CP2 QD QC QB (2) 触发器B、C、D：模5 计数器 CP2 入QD ? QB出 2.逻辑符号： 实物图 管脚图 逻辑符号 CP1 CP2 QA QB QC QD S9（1） S9（2） R0（1） R0（2） 74LS90 CP1、CP2: 时钟输入端 S9(1)、S9(2) : 异步置9端 R0(1)、R0(2) : 异步清零端 QD ? QA:计数器输出 5421BCD计数 QD ↓ 8421BCD计数 ↓ QA 五进制计数 0 ↓ 计 数 二进制计数 ↓ 0 S9(1)·S9(2)=0 R0(1)·R0(2)=0 异 步 置 9 1 0 0 1 1 0 0 1 Φ Φ Φ Φ 1 1 1 1 0 Φ Φ 0 异 步 清 0 0 0 0 0 0 0 0 0 Φ Φ Φ Φ 0 Φ Φ 0 1 1 1 1 QD QC QB QA CP1 CP2 S9(1) S9(2) R0(1) R0(2) 功 能 输 出 输 入 3. 74LS90功能表 CP1 CP2 QA QB QC QD S9（1） S9（2） R0（1）