第九章_单片机接口技术_微机原理.pptVIP

第9章 接口芯片与接口技术(1);9.1 简单I/O扩展接口 9.2 可编程并行I/O接口8255A 9.3 可编程RAM/IO/CTC接口8155;并行I/O口的扩展;9.1 简单I/O口扩展;简单I/O扩展接口; 这种I/O口一般都是通过P0口扩展。由于P0口是双向数据线，图中74LS244作为输入口、74LS273作为输出口，它们都可以通过P0口输入、输出数据。 输出控制信号由P2.0和WR反合成，当二者同时为０电平时，“或”门输出０电平，273的Ｑ＝Ｄ，数据进入273，当ＷＲ反无效（升为０）时，数据锁存在Ｑ端并输出。 输入控制信号由Ｐ２.０和ＲＤ反合成，当二者同时为０电平时，“或”门输出０电平，244的Ｑ＝Ｄ（直通），当ＲＤ反无效时，ＣＰＵ已读走数据，244的Ｑ端也不锁存输入的数据。 注意使用是P2.0（A8）必须为0。 上面电路的功能是：按下某键，对应的LED发光。; 扩展的输入输出口地址均为： P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 ⅹ ⅹ ⅹ ⅹ ⅹ ⅹ ⅹ 0 ⅹ ⅹ ⅹ ⅹ ⅹ ⅹ ⅹ ⅹ 除了P2.0以外均取1，则扩展的输入输出口地址写成16进制数均为： FEFFH ;口地址的确定及编程应用;一、串口输出转换为并行扩展的内容 ;;2、并口输入转换成串口输入 ;;3、AT89S51 I/O口虚拟串行扩展 用其它的I/O口来模拟串行口 。产生串口方式0时的时序。;2) 单字节虚拟串行输入子程序 SANDL BIT P1.0 ；伪指令定义P1.0为锁存/移位控制 VTXD BIT P1.1 ；伪指令定义P1.1为VTXD VRXD BIT P1.2 ；伪指令定义P1.2为VRXD VUARTI：MOV R3，#8 ；置串行移位数 CLR SANDL ；锁存并行数据 SETB SANDL ；允许74HC165串行移位 SETB VRXD ；置VRXD为输入口 LOOP： CLR VTXD ；发移位脉冲 SETB VTED MOV C，VRXD ；读串行输入数据 RRC A ；串行数据移入A中 DJNZ R3，LOOP ；8位未移完转移 RET ；8位移完退出。;四、扩展总线驱动能力;2、扩展单向总线; 可编程I/0芯片的使用;9.1 可编程并行I/O接口8255A ; 9.1.1 8255A的内部结构与引脚 1. 8255A的内部结构 8255A的内部结构如图9―1所示,由以下几部分组成。 1)数据端口A、B、C8255A有3个8位数据端口,即端口A、端口B和端口C。编程人员可以通过软件将它们分别作为输入端口或输出端口，不过这3个端口在不同的工作方式下有不同的功能及特点，如图8―1所示。 ;图9―1 8255A的内部结构图 ; 2) A组和B组控制电路 　　 这是两组根据CPU的命令字控制8255A工作方式的电路。它们的控制寄存器先接受CPU送出的命令字,然后根据命令字分别决定两组的工作方式,也可根据CPU的命令字对端口C的每1位实现按位“复位”或“置位”。 　　A组控制电路控制端口A和端口C的上半部(PC7~PC4)。 　　B组控制电路控制端口B和端口C的下半部(PC3~PC0)。 ;表9―1 8255A端口功能表 ; 2. 8255A的芯片引脚 8255A是一种有40个引脚的双列直插式标准芯片,其引脚排列如图9―2所示。除电源(＋5V)和地址以外,其它信号可以分为两组： 　　 (1)与外设相连接的有： 　　 PA7~PA0：A口数据线 　 　PB7~PB0：B口数据线 PC7~PC0：C口数据线 ;图9―2 8255A的芯片引脚图 ;