第五章 实验箱介绍电子科技大学.ppt

* * * * * * * * * * * 总线收发器（bus transceiver），典型的CMOS型三态缓冲门电路。由于单片机或CPU的数据/地址/控制总线端口都有一定的负载能力，如果负载超过其负载能力，一般应加驱动器。，74hc245是方向可控的八路缓冲器，主要用于实现数据总线的双向异步通信。为了保护脆弱的主控芯片，通常在主控芯片的并行接口与外部受控设备的并行接口间添加缓冲器。当主控芯片与受控设备之间需要实现双向异步通信时，自然就得选用双向的八路缓冲器了，245就是面向这种需求的。常见于同并口液晶屏、并口打印机、并口传感器或通讯模块等设备的接口上。 * * * * * * * * * 第五章 实验系统箱介绍 * 一 实验箱组成 1、Altera DE2-115开发板 2、开发软件光盘 3、实验箱资料光盘 4、12V\2A直流电源 5、USB下载线 6、插针 7、杜邦线 8、远程控制器 * 二 DE2-115开发板介绍 开发板正面 * 开发板背面 * 开发板系统框图 * 板上主要资源 FPGA主芯片 ? Cyclone IV EP4CE115F29 device ? 114,480个逻辑单元 ? 3,888 Kbits 内置内存 ? 4 个锁相环 FPGA 配置模式 ? 支持JTAG 和AS（主从）调试模式 ? 采用板上USB Blaster电路支持上述调试模式 * 存储单元 ? 128MB (32Mx32bit) SDRAM ? 2MB (1Mx16) SRAM ? 8MB (4Mx16) Flash with 8-bit mode ? 32Kb EEPROM SD卡槽 ? 支持SPI和4-bit SD模式读取SD卡 时钟 ? 内置三个50MHz 的内置时钟输入 ? 支持内部时钟的输出和外部时钟输入 音频 ? 24-bit编码/解码器 ? 支持输入线/输出线/麦克风的热插拔 * 外部接口 ? 2个网口（ 10/100/1000 Mbps ） ? 高速夹层卡(HSMC) ? 40针的可配置I/O 接口(voltage levels:3.3/2.5/1.8/1.5V) ? USB接口 o 提供基于USB 2.0的主从模式USB控制方式 o 支持高/低两种USB速率 o 提供PC机驱动 ? VGA视频输出连接器 ? RS-232接口 ? PS/2 鼠标和键盘接口 * 显示 ? 16x2点阵的LCD显示屏 开关和指示灯 ? 18个滑动开关和4个按键开关 ? 18个红色和4个绿色LED指示灯 ? 8个七段LED显示灯 其他特性 ? 红外远程接收模块 ? TV 解码和接收模块，支持NTSC/PAL/SECAM 电源 ? 12V\2A直流电源 ? 采用LM3150MH电源模块 * 系统上电及确定开发板是否是好的 DE2-115开发板中内置有相关程序，当系统正确启动时，整个板子将有相应反应，正确启动板子的步骤如下： ? 在电脑端安装Altera USB Blaster驱动（实验室电脑已安装好该驱动） ? 将红色的ON/OFF开关处于OFF位置，然后连接电源线 ? 将RUN/PROG开关置于RUN位置，PROG位置只用于AS程序下载模式 ? 将ON/OFF开关处于ON位置开启系统 系统正确启动后，将观察到以下现象： ? 所有LED灯将闪烁 ? 7段LED显示管将循环显示0到F ? LCD显示屏将显示Welcome to the Altera DE2-115 * 三 DE2-115开发板使用说明 1、 DE2-115配置模式 DE2-115开发板支持以下两种配置模式，从电脑端下载程序 到FPGA中 JTAG模式： IEEE standards Joint Test Action Group，该模式下程序将直接下载到FPAG芯片Cyclone IV中，该模式下当FPAG芯片掉电时，程序将丢失，主要用作仿真调试学习，也是我们实验中所采取的程序下载方式。 AS模式： Active Serial programming，该模式下程序将下载到EPCS64存储芯片中，程序将固化在EPCS64中，当系统上电时，固化在EPCS64中的程序将自动配置到FPAG主芯片中，主要用作实际的成型实际产品。 EPCS64是有烧写次数限制的，一般在100多次，因此禁止在实验中使用该配置模式。 * JTAG模式配置步骤 ? 将JP3的pin1和pin2用跳线连接 JTAG连接框图 JP3位置 注：将pin1和pin2连接，Quartus II将只识别板上FPGA芯片，若将JP3的pin2和pin3连接，则进入HSMC模式，可识别