EEG9231微机第2章.ppt

第2章 16位和32位微处理器 本章重点: 8086的编程结构，尤其是寄存器组； 8086的引脚信号和工作模式； 8086的读写时序、总线操作和中断机制； Pentium的: 先进技术；工作方式；原理结构、寄存器组和描述符；主要信号；总线状态；中断机制和中断描述符表；段页两级保护机制。 微处理器的性能指标 字长 主频 2.1.1 8086的编程结构 图2.1 8086的编程结构（p9-10） 1．总线接口部件 ① 4个段地址寄存器， CS 16位的代码段寄存器 DS 16位的数据段寄存器 ES 16位的附加段寄存器 SS 16位的堆栈段寄存器 ② 16位的指令指针寄存器IP ③ 20位的地址加法器 ④ 6字节的指令队列缓冲器 2. 执行部件 4个通用寄存器，即AX、BX、CX、DX 4个专用寄存器，即BP、SP、SI、DI 算术逻辑部件ALU 标志寄存器FR:状态标志和控制标准(p11) 3. 8086的总线周期的概念(p12) 4个时钟周期分别称为4个状态:T1,T2,T3,T4,Tw。 图2.2典型的8086总线周期序列 2.1.2 8086的引脚信号和工作模式 最小模式和最大模式的概念 最小模式:系统中只有8086一个微处理器。 最大模式:系统中包括两个或多个微处理器,其中一个主处理器8086,其他处理器称为协处理器,和8086配合的协处理器有两个:数值运算协处理器8087 和 输入/输出协处理器8089(p13)。 8086工作在最小或最大模式,由硬件连线决定。 8086的引脚信号和功能 对于8086的引脚信号，要注意： 8086的数据线和地址线是复用的， 8086可用高8位传送1字节，也可用低8位传送1个字节，还可一次传送1个字 RESET是系统复位信号 READY是通知CPU在下一个时间周期向总线放/取一个数据 RD/WR信号指出要执行一个读/写操作 高4位地址和状态线(输出状态信息)复用 8086的引脚介绍(p14-16) GND、VCC 地和电源 AD15～AD0(address data)地址/数据复用引脚，双向工作 A19/S6～A16/S3(address/status)地址/状态复用引脚，输出 BHE/S7 (bus high enable/status)高8位数据总线允许/状态复用引脚，输出 NMI(non maskable interrupt) 非屏蔽中断引脚, 输入 6.INTR(interrupt request) 可屏蔽中断请求信号, 输入 7.RD(read)读信号，输出 8.CLK(clock)时钟，输入 9.RESET(reset)复位信号，输入 10.READY(ready)“准备好”信号，输入 11.TEST(test)测试信号，输入 12.MN/MX(minimum/maximum mode control)最小和最大模式控制信号，输入 最小模式 在最小模式下,第24~31引脚的信号含义: ① INTA (interrupt acknowledge)中断响应信号，输出 ② ALE (address latch enable)地址锁存允许信号，输出 ③ DEN (data enable)数据允许信号，输出 ④ DT/R (data transmit/receive) 数据收发信号，输出 ⑤ M/IO (memory/input and output)存储器/输入/输出控制信号，输出 ⑥ WR(write) 写信号，输出 ⑦ HOLD (hold request)和HLDA (hold acknowledge)总线保持请求信号和总线保持响应信号 最小模式配置图：除了CPU外,需要哪些芯片来构成一个最小模式系统,这些芯片与CPU之间的主要连接关系如何。 最小模式连接特点： MN/MX端接+5V，决定了8086工作在最小模式 有1片8284A，作为时钟发生器 有3片8282，作为地址锁存器 存储器和外设较多时，需要8286总线收发器 M/IO、RD、WR信号组合和读写操作的对应关系 图2.5 8284A和8086的连接:8284A除了提供频率恒定的时钟信号外，还对准备好信号和复位信号进行同步，即，外界的准备好/复位信号输入到8284A的RDY/RES，同步准备好信号READY/RESET从8284A输出。 最大模式:MN/MX引脚接地 24~31引脚的信号含义: 1.QS1、QS0 指令队列状态信号,输出 2.S2、S1、S0总线周期状态信号 最大模式下的典型配置：使用了8288总线控制器来对CPU发出的控制信号进行变换和组合；使用了8259A中断优先级管理部件 图2.7 总线控制器8288的连接(p21):接收了时钟发生器