原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
VerilogHDL计数器编程
Harbin Institute of Technology
数字电子技术基础 大作业报告
课程名称： 数字电子技术基础
设计题目： Verilog HDL 计数器编程
院 系： 系
班 级： 班
姓 名：
学 号：
指导教师：
设计时间：
哈尔滨工业大学 Verilog HDL计数器编程
设计任务
利用Verilog HDL设计一个模为212的计数器，设计要求：
编写源程序；
给出仿真电路图和仿真波形图。
设计步骤
安装Quartus II软件并破解。
根据设计要求编写程序代码。
生成仿真电路图和波形如图。
程序代码
module count(clk,out);
input clk;
output[7:0] out;
reg[7:0] out;
always@(negedge clk)
begin
if(out==8d211)
out=0;
else
out=out+1;
end
endmodule
仿真电路图和波形图
如下图所示。
文档评论（0）