原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA技术A卷试题
数字电路EDA课程A试卷
一、填空题（17空，每空2分，共34分）
1、 ASIC直译为____________________________________________
2、 EDA即_________________________________________________。
3、CPLD和FPGA统称为___________________________________________
4、MAX7000系列是Altera公司目前销量最大的产品,属于高性能/高密度的________
5、FLEX10K系列是Altera公司推出的主流产品,属于高密度,高速度的_________
6、可编程逻辑器件的设计过程可以分为四个步骤____________,________________,
________________,_________________
7、目前应用最广泛的HDL(硬件描述语言)有_____________,___________________
8、MAX+plus提供了＿＿＿＿＿＿＿的设计,仿真和烧写的环境,是目前使用极为广泛的EDA开发工具之一.
9、构成一个完整的VHDL语言程序的五个基本结构是＿＿＿＿＿＿＿，＿＿＿＿＿＿＿，
＿＿＿＿＿＿＿＿，＿＿＿＿＿＿＿，＿＿＿＿＿＿＿＿。
二、选择题(21空，每空2分，共42分)
1、 LIBRARY _______;
USE IEEE.STD_LOGIC_1164.ALL;
A. IEEE????? B. STD???? C.WORK
2、ENTITY counter IS
???????? PORT( Clk : IN? STD_LOGIC;
??????????? Q : BUFFER? STD_LOGIC_VECTOR(2 DOWNTO 0));
END? ______________;
A. counter23?????? B. counter?????? C. work
3、ENTITY counter IS
???????? PORT( Clk : IN? STD_LOGIC;
Q : BUFFER? STD_LOGIC_VECTOR(2 DOWNTO 0));
...
ARCHITECTURE a OF? ________?? IS
A. counter23?????? B. counter?????? C. work
4、ARCHITECTURE? a? OF mux4? IS
BEGIN
...? END ______；
A..? a?????? B.? b?????? C.? c
5、LIBRARY IEEE;
USE IEEE.___________.ALL;
A. STD_LOGIC_1164?????? B. IEEE_LOGIC_1164?????? C. WORK_LOGIC_1164
6、下列是一个四选一的数据选择器的实体，S，A，B，C，D是输入端，Y是输出端
ENTITY multi_4v IS
???????? ? PORT(S?????? :______?? STD_LOGIC_VECTOR (1 DOWNTO 0);
???????? A,B,C,D? :______?? STD_LOGIC;
?????????????????? ???????? Y? :_______? STD_LOGIC
???????? );
END multi_4v;
A.? IN???? ??B . OUT?????? C.? BUFFER
7、下面是一个计数器的实体，clk是输入端，q是输出端
ENTITY countclr IS
?PORT(clk? :_______ STD_LOGIC;
???????? ?? q??? :_________ STD_LOGIC_VECTOR(7 DOWNTO 0));
END countclr;
ARCHITECTURE one OF countclr IS
BEGIN
....
A.? IN?????? B.? OUT?????? C. BUFFER
8、ARCHITECTURE? one? OF multi_4v IS
________
PROCESS
....
END? one;
A.? IN?????? B.? BEGIN?????? C. END
9、PROCESS(clk)
???????? VARIABLE qtmp: STD_LOGIC_VECTOR(7 DOWNTO 0);
???????? _________
???????? ? IF clkevent AND clk=1 THEN
...
END PROCESS;
A.? IN?????? B.? END???
文档评论（0）