电工电子综合《课程设计》说明书-数字时钟设计汇.docx

学号：0120911360313课程设计题目：学院 (系)：专业班级：学生姓名：指导教师：课程设计任务书学生姓名：专业班级：自动化0903班指导教师：工作单位：武汉理工大学题目: 数字时钟设计初始条件：运用所学的模拟电路和数字电路等知识；用到的元件：实验板、电源、连接导线、74系列芯片、555芯片或微处理器等。要求完成的主要任务:设计一个有“时”，“分”，“秒”（23小时59分59秒）显示且具有校时功能的电子钟；扩展功能：整点报时即在某分某秒能输出某一音频信号；严格按照课程设计说明书要求撰写课程设计说明书。时间安排：第1天下达课程设计任务书，根据任务书查找资料；第2～4天进行方案论证，软件模拟仿真并确定设计方案；第5天提交电路图，经审查后领取元器件；第6～8天组装电路并调试，检查错误并提出问题；第9～11天结果分析整理，撰写课程设计报告，验收调试结果；第12～14天补充完成课程设计报告和答辩。指导教师签名： 2011年 6月26日系主任（或责任教师）签名： 2011年 6月26日目录引言31、设计意义及要求31.1设计意义31.2设计要求32、方案设计32.1 设计思路32.2设计方案:32.3方案比较：33、电路设计:33.1 秒脉冲信号发生器33.2 秒、分、时计时器电路设计：33.2.1 60进制计数器33.2.2 24进制计数器33.3译码显示电路33.4校时电路33.5整点报时电路34、调试与检测34.1 调试中的故障及解决办法34.1.1显示电路跳变严重34.1.2报时器声音小34.1.3小时十位乱码34.1.4数字钟显示数字不完整34.2调试与运行结果：3结束语3参考文献：3附录:3附录1主要元器件引脚图及其功能表3附录2：元器件清单3引言数字钟是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。数字钟适用于自动打铃、自动广播，也适用于节电、节水及自动控制多路电器设备。它是由数子钟电路、定时电路、放大执行电路、电源电路组成。为了简化电路结构，数字钟电路与定时电路之间的连接采用直接译码技术。具有电路结构简单、动作可靠、使用寿命长、更改设定时间容易、制造成本低等优点。本文的设计是一款基于74LS90单片机数字钟，通过7SEG 8管脚显示器显示。本文通过对一个基于单片机的、能实现时钟控制、开关控制及闹铃功能数字钟的设计学习，从而学习理解单片机在各方面的应用。1、设计意义及要求1.1设计意义设计数字钟是为了让我们了解数字钟的原理，加深对我们所学知识的了解和认识、以及知识迁移的能力。而且通过数字钟的制作我们可以亲身实践在实际制作中中小规模集成电路的作用以及使用方法。由于数字钟包含组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理及使用方法，以及各种电路之间是怎样联系起来的。1.2设计要求①时制式为24小时制；②采用LED数码管显示时、分、秒采用数字显示。显示时间从00:00:00到23:59:59；③能够实现对分、时的校正；④整点报时功能2、方案设计2.1设计思路数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。其数字电子钟系统框图如下:数字电子钟系统2.2设计方案:方案1（小组方案）方案2(个人方案)2.3方案比较：相同点：都是基于74LS90的数字钟设计方案，都拥有计时、校时、整点报时等功能。不同点：方案设计方向不同，方案1面向实物，因而在实际连接时更容易实现，而方案2则比较难以实现。校时电路设计思路不同，方案1校时电路利用74LS157选择器实现进位信号与连续脉冲信号的选择，选择进位信号时电路正常计时，选择脉冲信号时可进行校时。而方案2中校时电路利用单刀双掷开关切换输入高低电平自制脉冲，从而达到校时的目的。整点报时电路设计不同，小组方案的报时电路会在接近整点的59分51秒到59秒，每隔一秒报时一次。个人方案中报时电路只会在00分00秒报时。