数字教案（第四章）.ppt

第四章 组合逻辑电路 4.1 概述 按结构和工作原理不同，数字电路可分为两大类：组合逻辑电路和时序逻辑电路。 组合逻辑电路的特点：组合逻辑电路是数字电路中最简单的一类逻辑电路，其特点是功能上无记忆，电路中不包含存储单元，结构上无反馈。即电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。 4.2.2 组合逻辑电路的设计方法 一、逻辑抽象 分析因果关系，确定输入/输出变量 定义逻辑状态的含意（赋值） 列出真值表 二、写出函数式 三、选定器件类型 四、根据所选器件： 对逻辑式化简（用门） 变换（用MSI） 或进行相应的描述（PLD） 五、画出逻辑电路图 六、工艺设计 例：设计一个三人表决电路，结果按“少数服从多数”的原则决定。 解：ABC三人同意为1，不同意为0，Y通过为1，不通过为0 (1)根据设计要求建立该逻辑函数的真值表 (4) 画出逻辑图 （图a） 如果要求用与非门实现该逻辑电路，就应将表达式转换成与非－与非表达式： 逻辑图为图b所示。 4.3.2 译码器 集成译码器实例：74138 74138的功能表： 74138的应用 － 译码器的扩展 用两片74138构成4-16线译码器 用译码器设计组合逻辑电路 1. 基本原理 3位二进制译码器给出3变量的全部最小项; 。。。 n位二进制译码器给出n变量的全部最小项; 任意函数 将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数 利用74138设计一个多输出的组合逻辑电路，输出逻辑函数式为： 构成数据分配器 数据分配器：将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。 二、二—十进制译码器 将输入BCD码的10个代码译成10个高、低电平的输出信号 BCD码以外的伪码，输出均无低电平信号产生 例：7442 例：“双四选一”，74HC153 分析其中的一个“四选一” 例：用一个“双四选一”接成“八选一” “四选一”只有2位地址输入，从四个输入中选中一个 “八选一”的八个数据需要3位地址代码指定其中任何一个 4.3.4 加法器 一、1位加法器 1. 半加器，不考虑来自低位的进位，将两个1位的二进制数相加 2. 全加器： 将两个1位二进制数及来自低位的进位相加 二、多位加法器 1、串行进位加法器 优点：简单 缺点：慢 2. 超前进位加法器 基本原理：加到第i位 的进位输入信号是两 个加数第i位以前各位 （0 ~ i-1）的函数， 可在相加前由A,B两数确定。 优点：快，每1位的和 及最后的进位基本同时产生。 缺点：电路复杂。 4.3.5 数值比较器 用来比较两个二进制数的数值大小 一、1位数值比较器 A,B比较有三种可能结果 3. 比较两个8位二进制数的大小 4.4 组合逻辑电路中的竞争-冒险现象 4.4.1 竞争-冒险现象及成因 一、什么是“竞争” 两个输入“同时向相反的逻辑电平变化”，称存在“竞争” 三、消除竞争－冒险现象的方法 (1) 接入滤波电容 利用电容两端的电压不能突变的特性，使输出波形上升沿和下降沿都变的比较缓慢。 (2) 引入选通脉冲 在电路中增加一个选通脉冲，接到可能产生冒险的门电路的输入端。当输入信号转换完成，进入稳态后，才引入选通脉冲，将门打开。这样，输出就不会出现冒险脉冲。 (3) 修改逻辑设计 如在其逻辑函数 中增加乘积项BC，使其变为 ，则在原来产生冒险的条件B=C=1时，Y=1，不会产生冒险。这个函数增加了乘积项BC 后，已不是“最简”，故这种乘积项称冗余项。 思考：如何比较三个数的大小，找出最大的 (a)图中，若A和B同时跳变，当B首先上升到VIL(max)以上，这样在极短时间内A、B同时为高电平，输出端产生Y=1的尖峰脉冲。称为1冒险。 (b)图中，若A和B同时跳变，当A首先下降到VIH(min)以下，这样在极短时间内A、B同时为低电平，输出端产生Y=0的尖峰脉冲。称为0冒险。 二、因“竞争”而可能在输出产生尖峰脉冲的现象，称为“竞争-冒险”。 1冒险 0冒险 注意：有竞争不一定产生冒险，而冒险则一定由竞争引起的 三、 竞争冒险的检查方法 1． 代数识别法 当某些逻辑变量取特定值（0或1）时， 若组合逻辑电路输出函数表达式为下列形式之一，则存在逻辑险象。 存在0型险象 存在1型险象 此时A是有竞争条件的变量，且能够产生冒险。其它具有多条传输路径的变量也是有竞争条件的变量，但不会产生冒险。 2. 卡诺