第6章 并行接口_IO端口地址译码.pptVIP

I/O端口地址译码技术 译码电路可以分为固定式译码和可选式译码两种形式 I/O端口译码可以利用基本门电路、专用译码器、以及可编程逻辑器件等实现。 端口地址译码分析 8255A片内4个端口，可以由地址线A1和A0直接进行寻址，而该芯片的片选信号则应由高位地址线A9~A2产生。为了使8255A芯片4个端口的地址为2F0H～2F3H，高位地址线要满足A9~A2要求。 I/O端口地址译码技术—可选式译码 可选式地址译码方法： 接口电路的端口地址能适应不同的地址分配场合。 实现方法： 通过DIP开关或跳线器使接口电路的I/O端口地址根据需要加以改变而无需改动硬件线路。 16位微机系统的内存组织 32位微机系统的内存组织 接口地址引脚与地址总线的错位连接 接口部件的数据引脚宽度普遍是8位， 接口部件的数据引脚通常挂在数据总线的最低8位上 接口部件和地址总线须错位连接 5.2 可编程并行接口芯片8255A Intel系列的8位并行接口芯片 40个引脚，双列直插式 8255A芯片功能 含3个独立的8位并行输入/输出端口， 各端口均具有数据的缓冲和锁存能力 可用程序设置改变芯片的工作方式 是一种典型的可编程并行接口芯片 8255A内部编程结构 B组 8255A内部编程结构 8 位数据总线缓冲器：作为 8255 与系统数据总线之间的缓冲器，接收或发送数据信息、控制信息和状态信息。 8255A的芯片引脚信号 引脚信号分为两组 和外设一边相连的信号 PA7～PA0 PB7～PB0 PC7～PC0 和CPU一边相连的信号 RESET D7～D0 CS芯选信号， RD读出信号， WR写入信号， A1、A0端口选择信号。 8255A外部引脚信号 5.2.2 8255A的控制字 在初始化时将控制字写入控制字寄存器 按功能分类： （1）方式选择控制字 （2）C端口按位置1/置0控制字 （1）8255A的方式选择控制字 基本输入/输出方式（方式0） 选通工作方式（方式1） 双向传送方式（方式2）（仅A口） 8255A的方式选择控制字 方式选择控制字为83H的含义。 为J1、J2两片8255A设置控制字 MOV AL，83H MOV DX，00E6H OUT DX，AL；对第1片8255A设置方式选择控制字 MOV AL，94H MOV DX，00EEH OUT DX，AL；对第2片8255A设置方式选择控制字 （2）8255A的端口C置1/0控制字 端口C置1/置0的例子 MOV AL，0FH ；对PC7置1的控制字 MOV DX，00EEH；控制口地址送DX OUT DX，AL ；对PC7进行置1操作 MOV AL，06H ；对PC3置0的控制字 OUT DX，AL ；对PC3进行置0操作 5.2.3 8255A的工作方式 方式0--基本输入/输出方式 方式1--选通工作方式 方式2--双向传送方式（仅A口） 1 工作方式0 8255相当于2个独立的8位接口A B 2个独立的4位接口PC0~PC3 PC4~PC7。 各端口既可设置为输入口，也可设置为输出口，但不能同时实现输入及输出。 除A 口外，设置为输出口时有锁存能力，设置为输入口时无锁存能力。 8255A的工作方式0的输出时序 方式0的应用： 用于连接简单外设。 适用于： 无条件输入输出方式。 查询输入输出方式： A、B口作为8位数据的输入或输出口， C口的高/低4位分别定义为A、B口的控制位和状态位，作为A（B）的应答信号。 应答信号不固定，可自由定义 方式1的输入时序 方式1的输出时序 5.2.4 8255A的应用举例 1 8255A工作于方式０的例子 打印机和主机的连接 连接方式分为 并行方式 串行方式 打印机采用并行方式连接主机 8255A工作于方式０的例子 PP： MOV AL，81H OUT 0D6H，AL MOV AL，0DH OUT 0D6H，AL LPST： IN AL，0D4H AND AL， 04H JNZ LPST MOV AL，CL OUT 0D0H，AL MOV AL，0CH OUT 0D6H，AL INC AL OUT 0D6H，AL （2）8255Ａ工作于方式１的例子 8255Ａ工作于方式１的例子程序段： MAIN： MOV AL，0A0H OUT 0C6H，AL MOV AL，01 OUT 0C6H，AL XOR AX，AX MOV DS，AX MOV AX，2000H MOV WORD PTR 〔