基于FPGA的信号发生器_答辩PPT.pptVIP

致 谢 ！ 本设计的制作和论文的撰写是在学院领导的支持、指导教师杨守良教授的悉心指导下完成。在整个毕业设计和论文写作过程中，杨教授对我进行了耐心的指导和帮助，提出严格要求，引导我不断开阔思路，为我答疑解惑，鼓励我大胆创新，使我在这一段宝贵的时光中，既增长了知识、开阔了视野、锻炼了心态，又培养了良好的实验习惯和科研精神。让我不仅系统的掌握了专业知识体系，也让我有了正确的态度和坚定的信心去面对未来的生活。 在此，我对所有关心我们的领导、老师和同学、朋友表示衷心的感谢！ * 答 辩 人：程小耀 重庆文理学院 论文题目： 基于FPGA的信号发生器设计 学 号：200708033049 专 业：电子信息科学与技术 学 院：电子电气工程学院 指导老师：杨守良 教授 08级本科生毕业答辩 目 录 Catalogue 重庆文理学院 毕业论文答辩 设计目的及意义 硬件设计 软件设计 效果展示 总结 2007级 地理与环境学院 地理信息系统 焦志锋 设计目的及意义 重庆文理学院 毕业论文答辩 采用分立元件或单片专用集成芯片 频率不高，稳定性较差,不易调试 开发和使用上都受到较大限制 复杂度及设计难度都将大大增加 不能产生一些不规则的信号 为什么? 意义：（1）产生各种理想及非理想的波形信号 （2）对存在的各种波形都可以模拟 重庆文理学院 毕业论文答辩 硬件设计 1. 系统框图 按键 数据产生 D/A转换 示波器显示 2. 功能模块划分 信号产生 信号控制 D/A转换 示波器显示 按键 时钟信号 硬件设计 重庆文理学院 毕业论文答辩 3. D/A部分介绍 重庆文理学院 毕业论文答辩 软件设计 1. 波形存储器的设计 硬件电路设计中选用的DAC芯片位数为10位，因此ROM的字长应该设置为10bits。 那么ROM的存储深度为 存储容量为 *10bits=10240bits。在设计中，我们总共使用3个这样的ROM，一个用于存储载波数据，另外一个用于存储调制波数据。那么消耗的总的M4K RAM资源为30720bits。ROM的设计我们直接调用了单元库中提供的LPM RAM模块[28]，只要设置相应参数即可。 2. 阶梯波形产生模块 时钟 地址发生器 ROM D/A转换 重庆文理学院 毕业论文答辩 软件设计 3. 系统顶层原理图 效 果 展 示 show 重庆文理学院 毕业论文答辩 正弦波 三角波 方波 2007级 地理与环境学院 地理信息系统 焦志锋 总 结 Summarize 重庆文理学院 毕业论文答辩 本设计立足于EDA技术，利用FPGA核心结合DA转换器件制作了一个函数信号发生器，具有较高的性价比和波形连续性。该设计默认了正弦波、方波、三角波等多种种波形信号的发生。使用方便简单，只需用按键控制输出信号的波形。但也有需要改进之处： （1）系统输出波形点就为每周期1024点采样，只能满足一般应用；输出信号的频率上限值较低，方波、三角波等波形在频率高于1MHz后就开始出现较大失真。要解决这个问题就必须换用更高速率的FPGA器件和DA转换器件。 （2）系统虽然可以实现周期较短的任意波形信号发生，若要产生任意一个给定周期函数波形信号，就必须先用MATLAB或其它软件对函数波形采样，再将采样数据写入ROM模块中，用Quartus编译后重新写入FPGA芯片。这样虽然或以实现功能，但使用非常麻烦，可以在系统中加上接口电路，用于波形信号与FPGA芯片之间的通信。 *