可配置sha 2系列算法和sha 3blake 32算法的硬件实现-hardware implementation of configurable sha 2 series algorithm and sha 3 blake32 algorithm.docxVIP

下载本文档

9
0
约4.94万字
约 61页
2018-05-29 发布于上海
举报
版权申诉

可配置sha 2系列算法和sha 3blake 32算法的硬件实现-hardware implementation of configurable sha 2 series algorithm and sha 3 blake32 algorithm.docx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

可配置sha 2系列算法和sha 3blake 32算法的硬件实现-hardware implementation of configurable sha 2 series algorithm and sha 3 blake32 algorithm

独创性声明本人声明所呈交的学位论文是我个人在导师的指导下进行的研究工作及取得的研究成果。尽我所知，除文中已标明引用的内容外，本论文不包含任何其他人或集体已经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。学位论文作者签名：学位论文版权使用授权书年月日本学位论文作者完全了解学校有关保留、使用学位论文的规定，即：学校有权保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。本人授权华中科技大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。保密□，在年解密后适用本授权书。本论文属于不保密□。（请在以上方框内打“√”）学位论文作者签名：指导教师签名：年月日年月日摘要近年来，随着互联网的普及和广泛应用，无论是在线购物、网上银行、收发 e-mail，还是在其它对安全性要求很敏感的数字通信领域，加密技术已经成为了保证数据传输私密性的一个重要工具。针对此类问题，美国国家标准技术研究所（NIST）和美国安全局（NSA）先后公布了 SHA-1、SHA-224、SHA-256、SHA-384 和 SHA-512 算法，并且对 SHA-3 系列算法进行了公开甄选。但是，由于数字通信领域的飞速发展，对哈希算法的要求越来越高，并且对于同一系统对安全性可能有着不同的要求。而且，当今 SHA 散列函数的软件实现已经不能满足应用的需求。因此对于哈希系列函数的硬件实现成为了我们研究的重点。本文首先分析和介绍了 SHA-2 系列算法和 BLAKE 系列算法的原理，比较了前人的一些工作。由于同一系统对安全性可能有着不同的要求，本文采用了一种可配置 SHA-2 系列算法的硬件结构，在此结构中根据安全性的需要可以灵活选择 SHA-2 系列算法中的任意一个算法，此外还采用了“折叠结构”对该硬件结构的核心部分进行了优化，提高了工作频率并且减小了面积。对 BLAKE-32 算法采用了一种适用于高速和面积有限环境的[4G]硬件结构。基于本文采用的两种硬件结构，论文采用自顶向下的设计方法，用Verilog硬件描述语言完成了可配置SHA-2和BLAKE-32硬件电路的RTL（Register Transfer Level code）设计。使用EDA工具对其实现代码进行了逻辑功能仿真和验证，并且选择了 Xilinx器件在FPGA平台进行了实现和综合。综合结果表明，本文采用的硬件结构在使用更小面积的情况下，最大工作频率分别可达到92Mhz和112Mhz，满足了设计的预定要求。关键词：哈希函数，SHA-2，SHA-3，BLAKE-32，硬件实现，折叠结构IAbstractIn recent years, with the popularity and widespread using of the Internet, whether online shopping, online bank, send and receive e-mail, or in other sensitive to security requirements of digital communication field, encryption technology has become an important tool to ensure data transmission privacy. For such problems, the U.S. National Institute of Standards and Technology (NIST) and the United States Security Agency (NSA) have announced the SHA-1, SHA-224, SHA-256, SHA-384 and SHA-512 algorithm, and the SHA-3 series algorithm is publicly selected. But, because of the rapid development of digital communication, the demand of hash algorithm is getting higher and higher. And the same system may have different security requirements. So, the software implementation of SHA hash algorithm can no longe