(计算机组成原理)实验一运算器实验讲解材料.pptVIP

5、Clock Unit 返回 时序信号的控制：由连续/单步开关控制 当 “RUN#/STEP”=0（RUN）时，按动微动开关“START”，产生连续的时序信号T1～T4； 当 “RUN#/STEP”=1（STEP）时，每按动开关“START”一次，产生一组时序信号T1～T4。 Clock Unit的T1~T4或KK1、KK2可根据需要连接到Main-Control Unit的T1~T4，当作CPU的时钟周期信号使用 三、实验内容及要求 1、置数DA1=65H，DA2=0A7H，改变运算器的功能设置，观察运算器的输出，记录到P64页表5-1中，并将实验结果与理论结果对比分析，得出你的结论。 2、思考题：若想要验证向DA1或者DA2中输入的数据是否正确，如何实现？ 返回 四、实验步骤 按图接线。 控制信号开关置于无效状态。 数据1置入DA1 数据2置入DA2 选择181运算功能，并将结果送上总线 观察总线指示灯，记录实验结果 实验流程示意图 返回 计算机组成原理课程设计 实验一 运算器实验 包括3个实验： ALU运算 进位控制 移位控制 实验台基本操作 一、Yy-z02模型机系统的基本结构 二、基本操作方法 三、报警部件的作用 一、 Yy-z02模型机系统的基本结构 存储器 总线 PC微机 RS-232 运算器 寄存器 报警 中断 输入输出 主控器（微控） 手动开关 指令 地址 时钟 逻辑分析及监测 （单片机） 返回 二、基本操作方法 1、理论学习：做实验之前，要认真学习各相关部件的工作原理。 2、连线操作： 短路器：用于把每个部件挂上总线BUS 信号线：是每个部件的控制信号线，实验时需要手工连接。 3、信号标识说明： 三、报警部件的作用 报警部件由一套监控电路组成，监视实验过程中总线上是否发生数据冲突： 如果总线上发生数据冲突：发出报警信号 没有数据冲突：不发报警信号 返回 实验1 算术逻辑运算实验 一、实验目的 二、实验原理 三、实验内容及要求 四、实验步骤 返回 一、实验目的 熟悉实验台结构及操作。 掌握简单运算器的数据传送通路。 验证运算器功能发生器(74LS181)的组合功能。 返回 二、实验原理 （一）实验原理逻辑框图 （二）实验相关单元 1、ALU Unit 2、 Input Device 3、BUS Unit 4、Manual Unit 5、Clock Unit 返回 （一）实验原理逻辑框图 返回 1、ALU Unit 运算器构成： ALU：由2片74LS181芯片组成（8位） 暂存器：由2片74LS273组成 三态门：由74LS245组成 标志产生及进位电路 移位器：1片74LS299组成。 返回 运算器逻辑框图 红色：运算器控制信号 蓝色：器件中信号 运算器电路图 运算器电路图 返回 0灭1亮 Cy’ Zi ’ Cn181 DA1，DA2：两片74LS273 74LS273：带清零端的8D寄存器 MR：异步清零信号（－－接＋5V） CP：时钟脉冲（－－B-DA1、 B-DA2） 返回 三态门：74LS245 74LS245：8双向发送/接受器芯片 DIR：控制数据传送方向是A?B或B?A 使能信号E：控制数据是否传送。 A－－74LS181的F端；B－－BUS DIR－－＋5V；E－－ALU－B＃ 返回 ALU：74LS181×2 74LS181：4位算术逻辑运算单元 特点：在扩展字长时，可作超前进位运算； 32个运算功能（16种算术，16种逻辑运算） 初始：ALU-B#=1，B-DA1=0，B-DA2=0 1、第一个操作数?DA1/DA2 2、第二个操作数?DA2/DA1 3、M、S3~S0、Ci 4、ALU-B#=0，结果F?BUS 控制ALU的工作过程 返回 标志位的产生 进位标志Cy’产生方法： 当进行算术加运算时，若74LS181的CN＋4信号＝0，则Cy’ ＝1； 当进行算术减运算时，若74LS181的CN＋4信号＝1，则Cy’ ＝1； 结果为零标志Zi’产生方法： 当运算结果F为全零时， Zi’＝1；否则Zi’＝0。 当进行逻辑运算(M=1)时， Cy’＝0, Zi’仍根据结果产生。 标志位的控制 FC和FZ的保存：2个触发器（在T4上跳沿打入） FC和FZ的指示灯：Cy、Zi，0灭1亮 影响标志位FC及FZ的控制方法： CyCn#=0或者CyNCn#=0：则FC＝Cy’，FZ＝Zi’； CyCn#＝CyNCn#=1：则FC、FZ不变； MANUAL UNIT 中的总清开关CLR：1→0→1时，FC和FZ清零 运算器（最低位）进位的控制 低位74LS181芯片的最低位进位Cn：Cn181 Cn181的来源有2种：(0－有进位，1－无进位) 上一次运