(计算机组成原理)第5篇 章 存储体系-fjw-3.pptVIP

第五章 存储体系;5.5 高速缓冲存储器Cache ;一、Cache的基本原理 ;1、Cache的特点;CPU在读写存储器时，Cache控制逻辑首先要依据地址来判断这个字是否在Cache中，若在Cache中，则称为“命中”；若不在，则称为“不命中”。 针对命中/不命中、读/写操作，Cache的处理是不同的： 读命中：立即从Cache读出送给CPU； 读不命中：通常有两种解决方法： A）将主存中该字所在的数据块复制到Cache中，然后再把这个字传送给CPU； B）把此字从主存读出送到CPU，同时，把包含这个字的数据块从主存中读出送到Cache中。;写不命中：可以直接将该字写入主存中，且不再调入Cache；也可以将该字先写入Cache 写命中：通常也有两种方法进行处理： 写贯穿方法：同时对Cache和主存进行写操作； 写回：只写Cache，仅当此Cache块被替换时，才将该块写入主存;3、Cache的命中率;二、主存与Cache的地址映射方式;1、直接映射;标记K：;2、全相联映射;2、全相联映射;3、组相联映射;3、组相联映射;1、随机替换算法 2、先进先出算法（FIFO） 3、最近最少使用算法（LRU） 该算法统计哪一个Cache行是近段时间使用次数最少的Cache行，需替换时就将它替换出去。 LRU替换算法可以通过为每个Cache行设置一个计数器来实现LRU替换算法，Cache每命中一次，命中行的计数器被清零，其他行的计数器加1，需要替换的话，就将计数器值最大的行替换出去。 ;四、写策略;四、写策略;四、写策略;设计Cache主要考虑五个问题： 第一，容量。 第二，Cache中行的大小。 第三，Cache的组织（地址映射方式）。 第四，指令和数据共用同一个Cache还是分享不同Cache。 第五，Cache的层次。;统一Cache和分离Cache 统一Cache：只有一个Cache，指令和数据混放。 分离Cache：分为指令Cache和数据Cache。它消除了流水线中指令处理器和执行单元间的竞争，因此，特别适用于Pentium Ⅱ和Power PC这样的超标量流水线中；是Cache结构发展的趋势。 单级Cache与两级Cache 一级Cache（L1）和二级Cache（L2） 采用两级Cache结构可以提高性能 ;Cache一致性问题 ;5.6 虚拟存储器;5.6 虚拟存储器;5.6 虚拟存储器;5.7 外存储器;5.7 外存储器;一、磁盘存储器;1、软磁盘存储器 ;1、软磁盘存储器 ;1、软磁??存储器;2、硬磁盘存储器;2、硬磁盘存储器;2、硬磁盘存储器;二、光盘存储器;三、 闪存盘;28F256A逻辑框图 ;5.8 存储保护 ;5.9 IA32架构的存储系统举例 ;一、P6微架构下的Cache ;L1级数据Cache的结构 ;二、Intel NetBurst微架构下的Cache ;三、Intel Core微架构的多核高效内存管理技术 ;CACHE管理 ;三、Intel Core微架构的多核高效内存管理技术 ;三、Intel Core微架构的多核高效内存管理技术;本章小结 ;本章小结 ;本章小结 ;作业;The End !