(16位微机原理及接口技术)第五章中断.ppt

在这条线上出现的中断请求，CPU是否响应要取决于标志位I的状态，若I=1，则CPU就响应，可以认为此时CPU是处在开中断状态；若I=0，则CPU就不响应，可以认为此时CPU是处在关中断状态。而I位的状态，可以用指令STI使其置位——开中断； 也可以用CLI指令来使其复位——关中断。  注意： 在系统复位后，标志位I=0； 另外任一种中断（内部中断、NMI、INTR）被响应后，I=0。所以必须在一定的时候用STI指令来开放中断。 CPU在当前指令周期的最后一个T状态采样中断请求线， 若发现有可屏蔽中断请求，且中断是开放的（I标志为“1”）， 则CPU转入中断响应周期。 8088进入两个连续的中断响应周期， 每个响应周期都由4个T状态组成， 而且都发出有效的中断响应信号。请求中断的外设，必须在第二个中断响应周期的T3状态前把反映中断的向量（类型）号输至CPU的数据总线（通常通过8259A传送）。CPU在T4状态的前沿采样数据总线，获取中断向量号，接着就进入了中断处理序列。 2. 非屏蔽中断 出现在NMI线上的中断请求不受标志位I的影响， 在当前指令执行完以后，CPU就响应。  在NMI线上的请求信号是边沿触发的，它的出现是异步的， 由内部把它锁存。8088要求NMI上的请求脉冲的有效宽度（高电平的持续时间）要大于两个时间周期。  通常非屏蔽中断用于电源故障。 非屏蔽中断的优先权高于屏蔽中断。  CPU采样到有非屏蔽中断请求时，自动给出中断向量号2， 而不经过上述的可屏蔽中断那样的中断响应周期。  8088规定这些中断的优先权由高到低的次序为内部中断、 NMI、INTR。优先权最低的是单步执行。 5.4 中断控制及中断控制器Intel 8259A 5.4.1 8259A的外部引脚及内部结构 1. 中断控制器Intel 8259A功能 Intel 8259A是与8080/8085系列以及8088/8086系列兼容的可编程的中断控制器。它的主要功能为： (1) 具有8级优先权控制， 通过级连可扩展至64级优先权控制。 (2) 每一级中断都可以屏蔽或允许。  (3) 在中断响应周期，8259A可提供相应的中断向量，从而能迅速地转至中断服务程序。  (4) 8259A有几种工作方式， 可以通过编程来进行选择。 2. 结构 图5-20 8259A的方框图 2. 结构 一片8259A有8条外界中断请求线IR0~IR7，每一条请求线有一个相应的触发器来保存请求信号，从而形成了中断请求寄存器IRR（Interrupt Request Register）。正在服务的中断，由中断服务寄存器ISR（INService Register）保存。  优先权电路对保存在IRR中的各个中断请求，经过判断确定最高的优先权，并在中断响应周期把它选通至中断服务寄存器。 中断屏蔽寄存器IMR（Interrupt Mask Register）的每一位可以对IRR中的相应的中断源进行屏蔽。但对于较高优先权的输入线， 实现屏蔽并不影响较低优先权的输入。 数据总线缓冲器是8259A与系统数据总线的接口，它是8位的双向三态缓冲器。凡是CPU对8259A编程时的控制字，都是通过它写入8259A的；8259A的状态信息，也是通过它读入CPU的； 在中断响应周期，8259A送至数据总线的CALL指令或中断矢量也是通过它转送的。  读/写控制逻辑。CPU能通过它实现对8259A的读出（状态信号）和写入（初始化编程）。  级连缓冲器。实现8259A片子之间的级连，使得中断源可由8级扩展至64级。  控制逻辑部分。对片子内部的工作进行控制，使它按编程的规定工作。 3. 8259A的引线 图5-21 8259A的引线 D7~D0：双向三态数据线，它可直接与系统的数据总线相连。 IR0~IR7： 8条外界中断请求输入线。  RD：读命令信号线，当其有效时，控制信息由8259A读出至CPU。  WR：写命令信号线，当其有效时，控制信息由CPU写入至8259A。  CS：选片信号线，由地址高位控制。  A0: 用以选择8259A内部的不同寄存器， 通常直接连至地址总线的A0