第5章 中断与异常(2014年3月26日).ppt

共58页 * 2、中断（异常）向量表的保留项 在实际应用系统中，常常会需要多个中断（异常）向量表，这时就需要利用这个 保留项 中数据来对这多个向量表进行 区别。 5.2.2 ARM中断（异常）的管理 ARM按事件的紧急程度为每个中断（异常）都定义了一个固定的优先级别。 * I位值 F位值 禁止的异常/中断 中断优先级 1 1 复位（RESET）中断 1 1 - 未定义指令（UNDEF）异常 6 1 - 软中断（SWI） 6 1 - 预取指令中止（PABT）异常 5 1 - 数据中止（DABT）异常 2 1 - 中断（IRQ） 4 1 1 快中断（FIQ） 3 I=1 表示禁止IRQ中断；F=1 表示禁止FIQ中断。 5.2.2 ARM中断（异常）的管理（续） * 1、普通中断（IRQ）和快中断（FIQ） 外部设备的中断请求可以通过两个中断请求输入端进入处理器，其中一个是叫做IRQ的普通中断，另一个是叫做FIQ的快中断。所谓普通中断就是前面讲过的中断，而 快中断 就是能比普通中断响应快的中断。 * STMFD R13!,{R0,R4-R12,LR};压入堆栈 用下面的指令将现场数据弹出： LDMFD R13!,{R0,R4-R12,PC};弹出堆栈 这种压栈和出栈操作都比较费时，它们增加了中断处理的延迟时间。另外，由于处理器在响应一个IRQ中断后要经历两次跳转才能转到中断服务程序，因此也增加了一些延时。 用下面的指令实现现场数据的压栈： * 为了减少中断延迟，ARM在 普通中断IRQ 的基础上又增加了一个 快中断 FIQ，以处理有快速要求的外设的中断。 1、普通中断（IRQ）和快中断（FIQ）（续） * 为减少延时，ARM在快中断中采取了两个措施： （1）专门为快中断FIQ设置了一个FIQ模式，并为这个模式配置了 较多的私有寄存器，从而可使中断服务程序有足够的寄存器来使用，而不必与被中断服务程序使用同一组寄存器，这样就免去了因寄存器冲突而必需的保护及恢复现场工作。 * （2）ARM把FIQ的中断向量放在了中断（异常）向量表末尾 0X0000001C 处，因此它后面没有其它中断向量，允许用户将中断服务程序 直接 放在这里。 为减少延时，ARM在快中断中采取了两个措施：（续） * 复位通常在两种情况下发生：（1）系统初始运行时的正常上电；（2）由程序引起的复位。 复位中断的优先级别最高，当系统响应复位中断时，系统会进入ARM的管理模式（SVC模式）。 2、复位中断 * SWI是程序中使用的指令，从程序设计的角度来看，可以把它看成是一种目标地址固定为 0的特殊转移指令。 该指令除了目标地址为硬件提供的固定地址外，它还会在转移的同时使处理器自动进入管理模式（SVC模式），在该模式下可以访问系统中的所有资源。 3、软中断异常 * 由于它是由用户在程序中使用指令而产生的中断，所以叫做 软中断。它也是所有中断（异常）中唯一的一个同步事件。 4、预取指令中止异常和数据中止异常 这是给操作系统存储管理模块准备的异常。 3、软中断异常（续） * 由于ARM是 32 位指令系统，理论上ARM可以拥有 232 个指令，但实际上它远远没有这么多指令。 在实践中，用户通常利用这个异常中断服务程序来模拟某种硬件的功能，或自定义一些指令来完成一些特殊功能。 5、未定义指令异常 * 处理器响应中断（异常）后所进入的模式如下表所示： 中断（异常） 进入的模式 复位（RESET） 管理模式（SVC） 未定义指令（UNDEF） 未定义指令中止模式（UND） 软中断（SWI） 管理模式（SVC） 预取指令中止（PABT） 中止模式（ABT） 5.2.3 ARM中断（异常）运行模式 * 当处理器响应中断（异常）请求后，系统的 硬件 电路一般需要先做 四项 准备工作： （1）把程序计数器（PC）中的当前地址值保存到连接寄存器LR中； （2）把当前程序状态寄存器（CPSR）中的内容保护到模式私有寄存器SPSR中； 1、中断（异常）的响应过程 * （3）将寄存器CPSR中的MODE域设置为中断（异常）应进入的运行模式； （4）对CPSR的I位和F位进行相应的设置，以防止再次响应同一个中断请求。 接下来便到中断向量表中获取中断向量，转向用户所需编写的中断（异常）服务程序。 1、中断（异常）的响应过程（续） * 下图为复位的工作过程。 * 未定义指令响应过程： * 软中断响应过程： *