高性能ALU优化设计研究.pdfVIP

第一章绪论 3 f(GHz)4 3．5 3 2．5 2 1．5 1 O．5 O 图1．1 算术逻辑单兀性能发展 而对于ALU而言，加法器又是其算术运算的核心单元，加法器的性能对整个 算术逻辑单元的性能有非常大的影响，因此对ALU的优化设计主要是对加法器的 优化设计。随着国内IC产业的发展和高性能CPU、DSP的研发，对加法器的研究 越来越成熟，同时也开发了许多高性能的加法运算单元。目前加法器的算法主要 有：行波进位的串行进位加法器、跳跃进位加法器、进位选择加法器、超前进位 加法器以及超前进位的改进算法并行前缀加法器等。 在各种类型的加法器当中，串行进位加法器(CarryRippleAdder,CRA)是最 简单的加法器。对于n位的串行进位加法器，其延时与n成正比，即时间复杂度 Chmn Carry 是D(刀)。对于相同时间复杂度的曼切斯特进位链加法器(Manchester Adder,CKA)是将操作数分组，每组内加法以串行进位方式进行，组之间的 Skip 进位信号有条件的从低位向高位进行传播。这样，只有部分进位链位于关键路径 上，而每个组的尺寸对整个加法器的性能起着重要的作用。Majeskill4j研究了这个 问题并建议多级的进位跳跃。进位跳跃加法器的时间复杂度是D(√刀)。进位选择加 Select 法器(CarryAdder,CSA)实际是两个并行的加法器，一个执行进位为O时 的情况，另一个执行进位为1时的情况，然后根据进位情况直接选择正确的结果 Look—ahead 输出，进位选择加法器的时间复杂度是D(√刀)。超前进位加法器(Carry Adder,CLA)是利用大量的硬件电路来实现进位逻辑，以减少进位延迟，它的时 间复杂度是o(109，刀)，因此它的运算速度比较快，是当前研究和应用最为广泛的一 种加法器。 1．3论文来源及主要工作 本论文来源于国家重点研究项目，主要完成了一个32位的高性能算术逻辑单 元(ALU)的优化设计实现。本课题具体的研究工作为： 4 高性能ALU优化设计研究 l、算法分析与优选 通过对比分析多种移位器和加法器的实现算法和电路结构，确定采用桶 形移位器与优化的跳跃进位加法器算法结构相结合来执行高速运算的ALU 结构。本文组内采用运算速度较快的超前进位加法对传统的进位跳跃加法器 结构进行了优化改进。较好地减少了加法器的延时，提高了整体电路的运行 速度。 2、逻辑设计 针对于所确定的具体算法，本论文设计实现了ALU的基本逻辑结构，并 对加法算法公式进行逻辑优化设计，尽可能减少逻辑深度和不必要的翻转， 避免不必要的功耗浪费。 3、电路设计 在进行电路设计时，对关键的单元，本论文提出一种基于传输管电路的 设计策略，极大地减少了算术逻辑单元的晶体管使用数目，有效地优化了芯 片的面积。 4、仿真验证、分析 仿真与验证对电路设计是十分关键的环节。通过对所设计电路功能和性 能的验证与确认，能够有效地保证电路的功能正确以及各项性能能够符合设 计指标。本文通过用HSPICE软件对设计好的电路进行仿真与验证，结果证 明所设计的电路功能正确，性能达到了设计的要求。 1．4论文的章节安排 本论文主要研究了高性能ALU的优化设计，并设计出一款高性能32bit-ALU。 本文分别对高性能ALU的研究和优化设计内容进行了分析，具体文章结