基于SOPC和SD卡嵌入式存储系统设计与实现.docVIP

基于SOPC和SD卡嵌入式存储系统设计与实现 　　摘要：本文介绍了一种基于Nios II SOPC系统和SD卡的嵌入式存储系统的实现方案，构建了基于Nios II软核处理器的SD卡读写操作系统，编写了软件驱动程序，实现了对SD卡读写的基本操作。 　　关键词：SOPC；SD卡；嵌入式存储 　　中图分类号：TN47 文献标识码：A 文章编号：1007-9599 （2012） 16-0000-02 　　1 SOPC系统介绍 　　SOC（System On Chip）是从系统角度出发，把处理机制、芯片结构、模型算法等部分联系结合起来，在尽可能少或者小的单位面积芯片上实现整体功能。2000年，美国Altera公司最早提出了SOPC，并同时推出了开发工具Quartus II。SOPC是一种灵活高效的可编程SOC解决方案，它将处理器、I/O口、存储器、定时器等系统设计所需要的功能模块，集成到一个芯片上，像一台小型计算机一样实现完整功能。 　　SOPC是一种基于编程的复杂系统，在片上系统的基础上可采取编程，由单个芯片就可以完成这个系统并实现其功能，这种嵌入式的结构具有方便灵活，设计可操作性强等特点，同时对软硬件有效，应用范围广。 　　2 SD卡 　　SD卡（Secure Digitgal Memory Card）即“安全数码存储卡”是由日本松下公司、东芝公司、美国SANDISK公司在MMC卡之后，发现现有存储卡的容量不够大、功能不够多、安全级别也不高的缺陷，联合开发的一种简单便捷使用的存储卡，通过统一接口标准，目前很多控制器都已经集成了与SD卡通信的接口。 　　通信体制不同时，SD卡所指向的引脚也不同，因此能够实现不同的功能。通信体制特指通信的协议和波形，一般掌握在官方手中，商家可以利用体制来进行自己的上层开发，也就是集成和嵌入。这里的通信体制等同于通信协议，分为SD模式和SPI模式两种。在实际应用中，芯片只能够采取一种通信模式，一旦选定了相关模式，SD卡能够自动按照模式的要求来进行编程和复位，最终在该模式下实现所要达到的功能。 　　（1）SD模式。这种模式下，主机采取总线控制，对数据进行读写等相关操作。其总线拓朴结构为：一个主机、多个从机和同步的星形拓朴结构。这些存储卡全部使用同一个时钟源，来实现信息和数据的同步交互。特别的是命令线和数据线是单独布线的，专门用于信息和信号的传输与交互，也就是说，在SD模式下，每一张卡都拥有独立的信号信息。（2）SPI模式。这种模式下，主机采用总线访问卡。当微处理器接受到复位命令之后，现有的通信模式不能被改变，访问卡可以在大部分的微处理器上接口，因为它们几乎都带有硬件SPI接口，使用起来也非常方便，插上卡通电后便进入选定模式。 　　3 硬件电路设计与实现 　　3.1 SD卡接口电路 　　如图1给出的和SD卡电路，除了需要SPI核之外，还需要SD卡的片选信号，片选信号时接在图上的SD_DAT3脚上，SPI的三个脚分别是MCLK，MISO，MOSI，分别对应图1的SD_CLK，SD_DAT以及SD_CMD。 　　3.2 Nios内核定制 　　Nios内核定制是根据系统需求，在FPGA中构建微处理器软核。其定制分为以下步骤： 　　（1）定义处理器。本文选用32位总线宽度的Nios II标准核，它占用1200～1400个逻辑单元，两个M4K Memory，它比经济型核性能好，比快速型核占用的逻辑单元少。选用4K的指令缓存，二级JTAG调试模块。（2）定制控制器。当SOPC Builder软件产生一个处理器后，完成以下操作：1）增加片内存储器：确定系统需要多少片内ROM或RAM，本设计考虑到实际的逻辑单元，选用16Kbyte的片内存储器；2）增加片外存储器：NIOS II提供与片外存储器接口，用户可以通过Avalon三态桥把CPU与一些片外存储器件SRAM、FLASH连接起来；3）定义PIO端口：定义输入输出端口，本设计的一些中断等可以在逻辑设计中单独考虑信号，采用PIO口；4）定义PLL：本论文采用25MHz时钟输入FPGA，NIOS II采用50MHz时钟，所以要加PLL进行倍频，另外一些外设也需要时钟信号；5）进行用户逻辑生成：把用户定义逻辑加进来生成自定制的口，与界面提供的口一起加入系统。（3）其余设置。1）分配基地址和中断请求优先级：可以采用自动分配和自己分配的办法；2）定义处理器启动地址：本论文把片上存储器定义为处理器启动地址。（4）生成NiosⅡ系统。选择生成Verilog语言和生成仿真工程文件，进行系统生成。 　　该Nios内核作为FPGA的一个模块，连同其它辅助电路加入到Quartus工程中，并定义引脚约束，编译后就可以下载到目标器件中，进行软件的设计开发。 　　4 软件设计与实现 　　其实硬件电