逐次逼近寄存器型ADC设计报告最新.docVIP

逐次逼近寄存器型ADC设计报告 组 员（学 号）： 王 迪 高 超 韩吉祥 曹天一 专 业（年 级）： 集成电路设计与集成系统 课 程 名 称 ： 逐次逼近寄存器型ADC 提 交 日 期 ：  一、组员分工： 序 号 组 员 承 担 工 作 1 王迪 数模转换DAC ，SAR数字逻辑控制单元所有版图设计 2 高超 Mos双向开关 两相不交叠时钟 3 韩吉祥 采样保持电路，比较器 4 曹天一 二、项目设计要求： 设计一个12bit逐次逼近寄存器型模数转换器SAR ADC 三、项目参数要求： 分 辨 率 12bit 采样频率 100KHz 功 耗 2mW 电源电压 2.5V 面 积 3mm2 工作温度 0~80℃ 工艺技术 0.25um 四、项目设计内容： 1. 逐次逼近寄存器型模数转换器（SAR ADC）整体结构： 2. 逐次逼近寄存器型模数转换器（SAR ADC）的特点及应用： 特点：中级转换速度，低功耗，高精度，小尺寸 应用：便携式仪表、笔输入量化器，工业控制和数据/信号采集器等 3. 逐次逼近寄存器型模数转换器（SAR ADC）工作原理： SAR ADC其基本结构如图1所示，包括采样保持电路(S/H)、比较器(COMPARE)、数/模转换器(DAC)、逐次逼近寄存器(SAR REGISTER)和逻辑控制单元(SAR LOGIC)。模拟输入电压VIN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SAR LOGIC控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压VDAC为0.5VREF，其中VREF为提供给ADC的基准电压。由比较器对VIN和VDAC进行比较，若VINVDAC，则比较器输出“1”电平，N位寄存器的MSB保持“1”电平；反之，若VINVDAC，则比较器输出“0”电平，N位寄存器的MSB被置为“0”电平。一次比较结束后，MSB被置为相应的电平，同时逻辑控制单元移至次高位并将其置“1”，其余位置“0”，进行下一次比较，直至最低有效位LSB比较完毕。整个过程结束，即完成了一次模拟量到数字量的转换，N位转换结果存储在寄存器内，并由此最终输出所转化模拟量的数字码。 4. 逐次逼近寄存器型模数转换器（SAR ADC）各子模块设计： 子模块1： 比较器（COMPARE） 电路结构：(给出电路结构图) 工作原理： 电路为两级运算放大器，第一级是电流镜做负载的差分放大器。第二级是电流漏做负载的反相放大器，M8管和M5构成一个电流镜结构，由M8给M5镜像电流作为第一级放大器的尾电流。M8和M7也是一个电流镜结构，其功能也是为M7提供个横定的电流。该电路实现的功能是vin2与vin1做比较，若vin2vin1则vout输出高点平，若vin2vin1则输出低电平。 参数设定： 管子名称 管子类型 宽(um) 长(um) M1 NMOS 3 1 M2 NMOS 3 1 M3 PMOS 5 1 M4 PMOS 5 1 M5 NMOS 3 1 M6 PMOS 10 1 M7 NMOS 2.4 1 M8 NMOS 14 1 （4）仿真网表： 功能仿真网表： *Subckt inverter .lib mix025_1.l tt Vdd vdd 0 2.5V .param com=1.25v xinv in1 in2 vout vdd inv .subckt inv in1 in2 vout vdd vin_n1 in1 0 com vin_n2 in2 0 pwl 0 0v 20u 2.5v ibias vdd vbias 30u M1 vm1 in1 vn1 gnd nch L=1u W=3u M2 vf1 in2 vn1 gnd nch L=1u W=3u M3 vm1 vm1 vdd vdd pch L=1u W=5u M4 vf1 vm1 vdd vdd pch L=1u W=5u M5 vn1 vbias gnd gnd nch L=1u W=3u M6 vout vf1 vdd vdd pch L=1u W=10u M7 vout vbias gnd gnd nch L=1u W=2.4u M8 vbias v