旁路电容知识.docVIP

关于旁路电容的两点考虑 | [] [] 1、合适的旁路电容是大容量还是小容量？ ??? 嵌入式设计中，要求 MCU 从耗电量很大的处理密集型工作模式进入耗电量很少的空闲/休眠模式。这些转换很容易引起线路损耗的急剧增加，增加的速率很高，达到 20A/ms 甚至更快。通常采用旁路电容来解决稳压器无法适应系统中高速器件引起的负载变化。旁路电容是为本地器件提供能量的储能器件，它能使稳压器的输出均匀化，降低负载需求。就像小型可充电电池一样，旁路电容能够被充电，并向器件进行放电。为尽量减少阻抗，旁路电容要尽量靠近负载器件的供电电源管脚和地管脚。这能够很好地防止输入值过大而导致的地电位抬高和噪声。地弹是地连接处在通过大电流毛刺时的电压降。 ??? 应该明白，大容量和小容量的旁路电容都可能是必需的。这样的组合能够解决上述负载电流或许为阶梯变化所带来的问题，而且还能提供足够的去耦以抑制电压和电流毛刺。在负载变化非常剧烈的情况下，则需要三个或更多不同容量的电容，以保证在稳压器稳压前提供足够的电流。快速的瞬态过程由高频小容量电容来抑制，中速的瞬态过程由低频大容量来抑制，剩下则交给稳压器完成了。 ?? 还要记住一点，稳压器也要求电容尽量靠近电压输出端。 2、电容值和等效串联电阻，哪个更重要？ ??? 一个等效串联电阻(ESR)很小的相对较大容量的外部电容能很好地吸收快速转换时的峰值（纹波）电流。但是，有时这样的选择容易引起稳压器（特别是 LDO）的不稳定，所以必须合理选择小容量和大容量电容的容值。永远记住，稳压器就是一个放大器，放大器可能出现的各种情况它都会出现。 ??? 由于 DC/DC 转换器的响应速度相对较慢，输出去耦电容在负载阶跃的初始阶段起主导的作用，因此需要额外大容量的电容来减缓相对于 DC/DC 转换器的快速转换，同时用高频电容减缓相对于大电容的快速变换。通常，大容量电容的等效串联电阻应该选择为合适的值，以便使输出电压的峰值和毛刺在器件的 Dasheet 规定之内。 ??? 高频转换中，小容量电容在 0.01 到0.1μF 量级就能很好满足要求。表贴陶瓷电容具有更小的 ESR。另外，在这些容值下，它们的体积和 BOM 成本都比较合理。如果局部低频去耦不充分，则从低频向高频转换时将引起输入电压降低。电压下降过程可能持续数毫秒，时间长短主要取决于稳压器调节增益和提供较大负载电流的时间。 ??? 用 ESR 大的电容并联比用 ESR 恰好那么低的单个电容当然更具成本效益。这需要在 PCB 面积、器件数与成本之间寻求折衷。 ??? 无怪乎，有人曾经说过，设计就是折衷的艺术！ 去耦电容和旁路电容的区别 ? 旁路电容不是理论概念，而是一个经常使用的实用方法，在50 -- 60年代，这个词也就有它特有的含义，现在已不多用。电子管或者晶体管是需要偏置的，就是决定工作点的直流供电条件。例如电子管的栅极相对于阴极往往要求 加有负压，为了在一个直流电源下工作，就在阴极对地串接一个电阻，利用板流形成阴极的对地正电位，而栅极直流接地，这种偏置技术叫做“自偏”，但是对（交 流）信号而言，这同时又是一个负反馈，为了消除这个影响，就在这个电阻上并联一个足够大的点容，这就叫旁路电容。后来也有的资料把它引申使用于类似情况。去耦电容在集成电路电源和地之间的有两个作用：一方面是本集成电路的蓄能电容，另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是 0.1μF。这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5μH的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于 10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。1μF、10μF的电容，并行共振频率在20MHz以上，去除高频噪声的效 果要好一些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10μF左右。最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的 结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格，可按C=1/F，即10MHz取0.1μF，100MHz取 0.01μF。一般来说，容量为uf级的电容，象电解电容或钽电容，他的电感较大，谐振频率较小，对低频信号通过较好，而对高频信号，表现出 较强的电感性，阻抗较大，同时，大电容还可以起到局部电荷池的作用，可以减少局部的干扰通过电源耦合出去；容量为0.001~0.1uf的电容，一般为陶 瓷电容或云母电容，电感小，谐振频率高，对高频信号的阻抗较小，可以为高频干扰信号提供一条旁路，减少外界对该局部的耦合干扰旁路是把前级或电源携带的高频杂波或信号滤除；去藕是为保正输出端的稳定输出（主要是针对器件的工作）而设的“小水塘”，在其他大电流工作时保证电源的波动范围不会影响该