基于Camera Link接口视频处理系统设计与实现.docVIP

基于Camera Link接口视频处理系统设计与实现 　　摘 要 针对高分辨率数字图像处理系统的需求，介绍了一种Camera Link数字相机，采用FPGA和双口RAM为核心的硬件架构，实现相机初始化、图像采集、图像处理、视频格式转换等功能。经过实验验证，该设计达到了预定的要求，具有设计灵活，运行可靠等优点。 　　【关键词】Camera link FPGA LVDS 图像采集 　　1 引言 　　随着科技的发展进步，人们对图像分辨率的要求越来越高。为满足市场需求，各种各样的数字图像处理系统应运而生。2000年，Basler、Congnex、National Instruments等13家公司共同推出了Camera Link接口，统一了数字视频接口标准。用Camera link接口传输图像噪声少，传输速度快。 　　本文以CV-M2CL相机为例，介绍了一种基于Camera Link接口的图像采集与处理、显示的系统设计方案，并详细说明了部分模块的具体实现方式。 　　2 CV-M2CL相机功能特性 　　CV-M2CL相机是JAI公司生产的一款高分辨率相机，输出视频可以选择数字或模拟接口，其中数字接口为Camera Link形式。该相机分辨率为1600×1200，数字视频图像输出分为单通道和双通道，单通道是在一个数据输出全帧图像，速率为17帧/秒；双通道是图像左右两部分分别通过各自的数据通道输出，速率为30帧/秒，单通道和双通道可以通过像素输出模式命令来选择。 　　本文介绍的成像系统是通过双通道实现视频图像输出。双通道输出是在一个时钟周期内同时输出两个像素数据。双通道输出像素数据时序如图1所示。 　　3 系统组成、原理和功能 　　3.1 系统组成 　　该系统硬件结构由CV-M2CL相机、图像采集、图像实时处理、图像模拟显示、图像存取、图像传输等组成。图像存取与传输通过专用模块将数字视频转换为千兆以太网，通过网络传输在计算机内存取，并做相应处理；而图像实时处理、显示模式转换是通过图像采集处理板实现。系统组成结构框图如图2所示。 　　3.2系统工作原理 　　系统上电时，FPGA发送指令对CV-M2CL相机初始化，完成视频输出选择、电子快门等参数设定，然后FPGA把相机的控制权转交到千兆以太网端，以便通过计算机对相机进行调节。相机的双通道视频数字图像传输到图像采集处理板??图像采集处理板对数据进行处理后，转换为模拟图像输出至显视器进行模拟显示，同时把采集图像进行处理后转换为网络差分信号，通过千兆以太网口送给计算机进行存取、显示及相应处理。 　　3.3系统功能实现 　　3.3.1数字图像采集 　　Camera Link接口传输的是LVDS电平的数字图像，而FPGA处理的是TTL电平或者CMOS电平的数字图像，电平格式转换通过图像采集处理板上的DS90CR286芯片实现。 　　CV-M2CL相机的Camera Link信号包括三个部分：串行通信部分、相机控制部分、视频信号部分及时钟部分。视频信号部分的4对数据差分信号和1对时钟差分信号从Camera Link接口相机传输到DS90CR286后，视频信号以1：7的比例被并行解串，也就是5对LVDS信号通道上分别传输4组LVDS数据信号和1组LVDS时钟信号，即用5对线实现28位数据信号和1位时钟信号的同步传输。 　　由于该相机采用的是双通道采集，24位视频数据信号包括A、B两个通道各10位的数据，即A通道D0～D9bit，B通道D0～D9bit，其它信号作为备用。在双通道工作时，每行有效期间内包含800×2个像素输出时钟，每行的第1个像素和第1600个像素分别在A、B通道同时输出，第2个像素和第1599个像素也同时输出，依次类推，即B通道图像输出是水平镜像的。双通道的数据都集串在差分信号对上，经过DS90CR286解串后，分布在两个独立的通道上。 　　这样通过DS90CR286，就把双通道的数据全部解串出来。28位数据信号直接接在FPGA上，由FPGA来控制采集的图像。这28位信号包括24位视频数据信号和4位视频同步信号，4位视频同步信号分别是：FVAL、LVAL、DVAL、SPARE。而转换后的时钟信号，就是后面进行图像处理的时钟信号。相关时序如图3所示。 　　28位视频信号和1位时钟信号被解串出来送给FPGA以后，就可以进行各种处理。 　　3.3.2 数字图像传输 　　数字图像经过实时处理后，要完成数字图像存取、相应处理及显示，需要将图像传输到计算机。由于该相机分辨率为1600×1200，每秒采集30帧图像，像素格式为10位，据此得知每秒的数据流量为576Mbit，这么大的数据量无压缩传输是通过千兆以太网接口完成的，数字传输用专用模块完成。 　　3.