深亚微米工艺下微处理器体系结构级功耗模型相关技术研究-research on related technologies of microprocessor architecture level power consumption model in deep submicron process.docxVIP

  • 8
  • 0
  • 约5.79万字
  • 约 87页
  • 2018-07-31 发布于上海
  • 举报

深亚微米工艺下微处理器体系结构级功耗模型相关技术研究-research on related technologies of microprocessor architecture level power consumption model in deep submicron process.docx

深亚微米工艺下微处理器体系结构级功耗模型相关技术研究-research on related technologies of microprocessor architecture level power consumption model in deep submicron process

RelatedTechnologyResearchontheArchitecture-levelPowerModelofMicroprocessorsinDeepSub-micronTechnologyCandidate:RenJingAdvisor:Prof.XuWeixiaAdissertationSubmittedinpartialfulfillmentoftherequirementsforthedegreeofMasterofEngineeringinComputerScienceandTechnologyGraduateSchoolofNationalUniversityofDefenseTechnologyChangsha,Hunan,P.R.ChinaNovember,2011(此页放置《独创性声明》和《学位论文版权使用授权书》复印件,其原件存放在学位申请材料中。)目录摘要iABSTRACTiii第一章绪论11.1计算机设计面临的挑战11.2功耗问题31.3模拟验证技术41.4微处理器体系结构的发展与功耗问题41.4.1CISC和RISC51.4.2存储器51.4.3多核与多线程61.5深亚微米工艺的特点及影响61.6本文的主要工作与成果71.7论文结构8第二章相关研究工作112.1微处理器的功耗问题研究112.1.1CPU功耗问题概述112.1.2功耗的计算112.1.3功耗研究的主要内容122.1.4功耗研究的新进展132.2模拟验证技术152.2.1模拟验证技术概述152.2.2体系结构模拟152.3功耗模拟器162.4本章小结18第三章动态功耗估算模型SMPD193.1体系结构级功耗模型概述193.1.1功耗估算模型193.1.2功耗模拟模型213.1.3其他功耗模型223.2动态功耗模型SMPD的设计233.2.1设计目标23第I页3.2.2模型定义234.1漏流功耗概述434.2漏流功耗模型454.2.1基本模型45Butts-Sohi模型46HotLeakage模型474.3漏流功耗模拟器494.4漏流功耗模型SMPL的设计504.4.1设计目标504.4.2模型定义514.5漏流功耗模型SMPL524.6本章小结55第五章微处理器功耗模拟模型SMP及模拟验证575.1SMPD与SMPL模型的验证575.1.1模拟环境575.1.2动态功耗模型SMPD的验证575.1.3漏流功耗模型SMPL的验证585.2微处理器的功耗模拟模型SMP585.2.1模拟环境595.2.2设计空间探索595.3本章小结62结束语63致谢65参考文献67作者在学期间取得的学术成果71表目录表3.1微处理器中结构的抽象模型24图目录图1.1Intel系列微处理器集成晶体管数量示意图1图1.2微处理器的时钟频率变化示意图2图1.3微处理器的功耗变化示意图3图1.4cache层次示意图5图1.5论文结构示意图9图3.1功耗估算模型19图3.2功耗模拟模型[41]21图3.3简单阵列的逻辑结构26图3.4简单阵列主要组件的功耗27图3.5常用存储单元[46]27图3.6行译码逻辑电路[39]29图3.7预充和等值电路29图3.8敏感放大器[46]30图3.9简单阵列的SMPD模型估算结果31图3.10组相联cache的逻辑结构32图3.11全相联cache32图3.12多体结构33图3.13H-Tree分布网络34图3.14cache的SMPD模型估算结果35图3.15CAM的逻辑结构35图3.16CAM功耗随工艺变化示意图36图3.17CAM功耗随结构变化示意图37图3.18CAM的SMPD模型估算结果38图3.19微处理器功耗分布示意图38图4.1动态功耗与漏流功耗[48]43图4.2cache的动态功耗与漏流功耗43图4.3各类漏流功耗44图4.4HotLeakage算法流程52图4.5cache的SMPL模型估算结果52图4.6第一种改进后的漏流功耗模型模拟算法53图4.7SMPL模型模拟算法54图5.1SMPD模型验证57图5.2SMPL模型验证58图5.3功耗模拟模型SMP59图5.4cache的SMP模型模拟结果60图5.5指令cache的SMP模型模拟结果60图5.6深亚微米工艺下片上存储结构的SMP模型模拟结果61图5.7cache的SMP模型模拟结果62摘要半导体工艺的持续发展和芯片集成度的显著提高,导致芯片发热量的增大与可靠性的下降,限制了性能的进一步提升,功耗已经成为微处理器设计领域的一个关键问题。在微处理器设计的早期阶段,对设计方案进行功耗模拟,及时发现设计中存在的问题和限制,可以有效地辅助设计方案的筛选和改进。目前,已经有许多较为成熟的功耗模型和模拟工具。例如,EDA工具SpyGlasses、动态功

您可能关注的文档

文档评论(0)

1亿VIP精品文档

相关文档