无线传感器网络节点soc芯片功能仿真与fpga验证-functional simulation and fpga verification of wireless sensor network node soc chip.docxVIP

承诺书本人郑重声明：所呈交的学位论文，是本人在导师指导下，独立进行研究工作所取得的成果。尽我所知，除文中已经注明引用的内容外，本学位论文的研究成果不包含任何他人享有著作权的内容。对本论文所涉及的研究工作做出贡献的其它个人和集体，均已在文中以明确方式标明。本人授权南京航空航天大学可以有权保留送交论文的复印件，允许论文被查阅和借阅,可以将学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或其它复制手段保存论文。(保密的学位论文在解密后适用本承诺书)作者签名：日期：摘要SoC验证是集成电路设计中极其关键的环节，功能验证是SoC验证的重要组成部分之一。论文的主要工作是针对课题组研制的无线传感器网络节点SoC芯片，进行数字部分的功能验证。节点SoC芯片内嵌Cortex-M0微处理器，支持基于ZigBee协议的无线通信和AES-CCM*安全模式，使用2.4GHz工作频段。芯片功能验证的主要目的是保证各功能子模块设计无误以及数据通信满足协议指标要求。论文在分析了无线传感器网络节点SoC芯片系统结构的基础上，制定了基于灰盒法的自底向上验证方案，分别从模块级和系统级对芯片进行功能验证。在模块级验证时，通过分析各功能模块的输入数据特征，采用受限随机生成法来构造测试向量，以减少测试向量数量，提高验证效率；基于事件驱动的思想，设计可综合的系统控制核心单元来模拟CPU，控制ZigBee基带模块和AES安全模块进行数据收发或加/解密；针对协处理器特点搭建验证环境以验证其功能的正确性。依据芯片系统工作流程，设计了运行于Cortex-M0的测试程序，通过读写数据存储器与模块寄存器、处理中断和封装数据等来实现系统级验证。同时，设计了解扩频软件，结合由信号发生器、XUPV5LX110T开发板、AD/DA板以及频谱仪成的FPGA硬件验证平台，来验证基于ZigBee协议2.4GHz物理层数据传输的正确性及系统功能。结果表明，基带调制数据符合协议标准，模拟中频信号的噪信比（EVM）小于1%，系统能够正确接收并解释符合协议标准的数据。论文基于VCS工具和FPGA开发板实现了芯片的功能仿真和原型验证，并在验证过程中对设计进行优化，保证芯片功能正确且满足系统技术指标。关键字：无线传感器网络，SoC芯片，ZigBee，仿真，FPGA验证ABSTRACTSoCverificationisacruciallinkintheintegratedcircuitdesign,whilefunctionalverificationisoneofthemostimportantpartofSoCverification.MainworkofthepapersisfinishingthefunctionalverificationofthedigitalpartinthewirelesssensornetworknodeSoCchipdevelopedbyourteam.ThechiphasaCortex-M0microprocessorinit,andsupportsthewirelesscommunicationandAES-CCM*securitymodebasedontheZigBeeprotocolusingthe2.4GHzband.Themainpurposeofthefunctionalverificationistoensurethateachfunctionalsub-moduleisdesignedcorrectlyandthecommunicatingdatameetsrequirementsoftheprotocol.AfteranalyzingthearchitectureofwirelesssensornetworknodeSoCchip,thepaperproposesabottom-upvalidationschemebasedonthegray-boxmethod,andexecutesthemodule-levelandsystem-levelfunctionalverificationrespectively.whiledoingtheblock-levelverification,thepaperusestheconstrainedrandomgeneratingmethodtoconstructthetestvectorsbyanalyzingthecharacteristicoftheinputdata,inordertoreducethenumberoftestvectorsandimprovetheverificationefficiency;designsanevent-drivensystemcontrolcoreunit