53小波提升结构深度流水线优化.docVIP

53小波提升结构深度流水线优化 　　摘 要:为了满足基于小波变换的高速信号实时处理的需求,在FPGA上实现更高速的5/3小波变换。采用静态时序分析的方法分析了当前5/3小波变换结构中影响速度的主要因素,并采用深度流水线技术切断原结构中存在的较长组合逻辑路径,从而提高了最高工作频率。使设计中仅增加少量寄存器开销便可获得原结构250%的速度,最高可实现每秒300M样本的数据吞吐量,可用于设计基于小波变换和FPGA的高速信号处理系统。 　　关键词:5/3小波; 提升结构; 静态时序分析; 流水线技术; 现场可编程门阵列 　　中图分类号:TP391141文献标志码:A 　　文章编号:1001-3695(2010)03-0975-02 　　doi:10.3969/j.issn.1001??3695.2010.03.045 　　 　　 　　 　　Deep??pipeline optimization for lifting architecture of 5/3 DWT 　　 　　 　　XU Yong????1, 2??, XU Zhi-yong??1, ZHANG Qi-heng??1 　　 　　(1.Institute of Optics Electronics, Chinese Academy of Sciences, Chengdu 610209, China; 2.Graduate School, Chinese Academy of ??Sciences??, Beijing 100039, China) 　　 　　Abstract:To realize higher speed 5/3 discrete wavelet transform (DWT) for the demands of real??time high speed signals processing based on DWT. This paper studied speed limit factors in current 5/3 DWT architecture by using static timing analysis, then redesigned the current architecture with pipeline technique to break through the over??long strict path. Experiment results indicate that at the price of increasing a few cost of registers, proposed 5/3 DWT architecture’s maximum frequencies are speed up to 250% of original architecture, and can achieve a maximum speed of 300 MSPS(million samples per second). This architecture can be used in high performance wavelet??based signal processing applications on FPGA. 　　Key words:5/3 DWT; lifting architecture; static timing analysis; pipeline technique; FPGA 　　 　　 　　?? 　　小波变换是现代数字信号处理的一个重要分析工具。它具有独特的时频分析特性,在获得各尺度的频率信息的同时仍能保留空间的位置信息,因此被广泛应用于信号检测分析、去噪、融合、压缩等应用。目前,小波变换的主要实现方法是基于提升结构[1]实现小波变换,相比于基于滤波器的Mallat实现算法而言,用提升结构实现小波变换的计算量减少了一半,并具有原位计算、节约存储空间的特点。在硬件实现方面,Tan等人[2]于2001年提出的内嵌扩展(embedded extension)提升算法很好地解决了信号边界扩展的问题,其后多位研究者相继提出了多种基于该算法的硬件实现的提升结构设计[3~5],这些基于FPGA或VLSI实现的小波变换能达到较高的速度。然而随着信号采样分辨率和采样速度的提高,实际工程中仍需要具有更高变换速度的小波变换结构。在相同的硬件并行度下,提高计算结构的处理能力只有通过提高其工作频率实现。为此,本文通过对当前基于FPGA实现的5/3小波提升结构进行静态时序分析,找出其中影响速度的关键因素,并采用流水线设计的方法对其进行改进,充分切断了原结构中存在的多条过长关键