SoC设计链中可配置IP.docVIP

SoC设计链中可配置IP 　　摘要：本文简要介绍了SoC设计链面临的挑战以及对可配置IP提出的新的要求。重点分析了如何利用Improv系统公司开发的VLIW架构和包括Jazz DSP 平台的工具套件进行快速、低成本、高性能的终端设计。 　　关键词：可配置IP；VLIW；Jazz；SoC 　　 　　1、引言 　　 　　随着IC的生产成本持续上涨，消费类电子产品制造商不得不努力寻求多种方法以满足价格上升的迫切要求同时提高自身的利润空间。这些方法中至关重要的一点就是采用可配置IP，借助其灵活可变且可重复使用的平台来降低总的生产成本。这就要求一个芯片就能支持多个产品，而且各系列芯片的生产通过一个基础设计就能完成，快速而价廉。使用可配置IP，公司就可以借用自身无法拥有的第三方资源，以最经济实惠的方式获取前沿技术和解决方案。Improv公司从事可配置DSP IP设计已达10年之久，成功地为不同的市场需求提供硅验证解决方案，帮助众多公司确立了技术和上市时间方面的优势。 　　可配置IP要满足设计师和制造商的需求就必须能够最有效地融入SoC设计链中。这也就意味着该IP至少应该满足以下几个要求： 　　1) 拥有高效的软件开发方法 　　2) 拥有高效的自动化验证方法 　　3) 拥有高效的方法进行快速集成 　　4) 在硬连线的成本和性能方面极具竞争优势 　　5) 提供自动方法进行系列解决方案的配置 　　 　　2、解决方案 　　 　　传统解决方案很难满足以上对IP核的众多要求，不过终端厂商可以借助Improv系统公司开发的VLIW架构和包括Jazz DSP 平台的工具套件来轻松实现自己的设计。Improv的解决方案采用了VLIW的体系结构，在单一可配置平台上就可实现并行操作。根据所需处理器的吞吐量，并行操作能将时钟频率减小到最低值，这必然也就降低了系统功耗。而软件开发则由功能强大且优化的编译器以及测试分析工具组等手段共同控制。该分析工具能提供系统级、模块级和门级的反馈，从而能使处理器的吞吐量达到最佳状态并减小门和内存的使用率。 　　以上开发工具都集成在名为“Jazz Composer”的自动硬件配置工具中，在最佳软硬件系统上实现快速设计迭代和停止操作。有了大量的特殊应用核及丰富的多媒体数字信号编解码库作为起始点，设计师就能够快速地选择相对应的预配置解决方案或是针对其特定的项目需求做进一步的自定义设置。这种方式完美地集合了所有的优势，特别是消费市场要求的低功耗、低成本以及高性能等优点。此外，设计师还能利用我们的完整解决方案实现产品快速上市，因为该方案中已经包括了DSP固件、自定义处理器、标准化接口和外设支持等。 　　客户能否获得成功，上述优势发挥着重要的作用，但以下潜在性的技术优势使Improv公司的方案从前几代的DSP IP方案中脱颖而出： 　　 　　图1 　　 　　● VLIW 处理能力 　　◎ 实现高性能/循环和低功耗的并行操作 　　● 编译技术-体系结构映射功能 　　◎ 使用高级程序语言快速将应用程序映射入体系结构中 　　● 验证 　　◎ 模块、处理器、应用程序和SoC级的自动测试工作台 　　◎ 定向和约束性随机测试 　　● 先进的电源管理 　　◎ 空闲模式（静态等待）?C 休眠模式（防短时脉冲波形干扰，98%时钟关闭） 　　◎ 通用功率模式（CPF），用于连接电源设计/分析工具 　　● 符合不同行业标准的开发工具 　　 ◎ PFI咨询委员会和SPIRIT联盟成员 　　 　　3、应用领域 　　 　　 这种方式的优点既迎合了新兴市场，也满足了需求高性能的应用领域，例如电信和消费类市场。Improv解决方案的内在优势将使这些市场受益匪浅，并满足他们不同的特殊需求。 　　 　　图2 　　 　　● 性能 　　◎ 我们的解决方案能根据数据流的算法提供高性能运算。 　　◆ 图像处理、音频/视频/语音信号处理、加密解密、调制解调以及卫星通信。 　　◎ 对比测试结果可以看出我们领先于通用DSP或甚至是一些硬编码的DSP解决方案。 　　● 可编程性 　　◎ 软件在使用和支持上的灵活性允许针对项目的标准及自定义的特性进行编程。 　　◎ 具有鲁棒性且成熟稳定的软件开发环境及带IP核的工具。 　　● 可配置性 　　◎ 设计师可以添加自定义的指令和硬件来进一步提高性能，降低功耗，增加产品差异化以及扩展产品应用领域。 　　● 可扩展性 　　◎ 可重复使用的软件映射到不同配置的处理器核中，从而创造出低中高端不同档次的产品和产品的不同性能。 　　 　　4、软件开发 　　 　　算法设计始于高层次的系统级应用，这对于软件开发学非常重要。软件算法设计可以分解为模块设计，如下