SOC中MBIST结构设计与实现.docVIP

SOC中MBIST结构设计与实现 　　摘 要 现代SOC电路中，嵌入式存储器所占规模与数量趋于变大，使得测试也越之复杂，目前常用的测试方法是通过eda软件自动生成MBIST电路进行自测试。该设计基于一个实际的项目，对电路中存储器进行了完整的MBIST结构设计，同时加入了一个标志位移位电路，从而能够准确诊断出故障存储器，最后通过NC_verilog软件完成MBIST结构电路的仿真。 　　关键词 存储器；MBIST；测试；SOC 　　中图分类号TP39 文献标识码 A 文章编号 1674-6708（2015）141-0130-020 引言 　　随着集成电路的规模越来越大，嵌入的存储器也随着变多，传统的测试方法受测试难度和测试成本所制约，已不为芯片设计厂商所接受。目前存储器最常用的测试方法是通过内建自测试存储器电路[1]（MBIST：存储器内建自测试）来实现，其通过eda软件，自动生成存储器的测试电路，根据相应的算法对存储器地址进行读写，完成存储器的测试。该种测试方法虽然会在电路中加入一些控制逻辑，从而增加芯片的面积，但是对于大规模测试电路，其能够实现测试自动化，减小测试时间，提高测试覆盖率，很大程度上节约测试成本。 　　本文采用MBIST测试方法，完成对电路中存储器的测试，同时加入了标志位移位电路，能够准确判断错误存储器的位置，从而减少测试诊断时间。 　　1 MBIST结构介绍 　　MBIST是以存储器为目标，通过采用特定的算法，来检测存储器中存在的某些缺陷的一种测试方法，其主要由bist控制电路，测试向量生成电路，测试响应比较电路三部分组成[2-3]，其常用的结构图如图1所示。 　　图1 MBIST电路结构 　　图1中bist控制电路其内部为一个状态机电路，控制bist电路对存储器进行读写操作；测试向量生成电路根据所选的算法生成不同的测试向量，不同的算法可以得到不同的存储器测试覆盖率；测试响应比较电路是通过对实际存储器输出值与控制电路生成的理想值做对比，来判断存储器是否有问题。当测试完成时，该电路会同时生成test_done和fail_h两个标志信号来判定测试结果，test_done表示测试是否完成，fail_h表示测试是否有问题，只有当test_done为“1”，fail_h为“0”时，才能判定测试没有问题。 　　2 嵌入式SRAM的MBIST结构设计 　　2.1 MBIST测试结构 　　嵌入式SRAM的MBIST的测试结构有两种：并行MBIST结构和串行MBIST结构，并行测试结构是一组MBIST控制逻辑同时控制多片SRAM进行读写操作，由于其同时对多片SRAM进行测试，这样可以节约测试时间，适用于设计中存储器比较多的情况下，但由于同时测试时，会产生较大的功耗，可能会烧坏芯片，这是设计中常常需要注意的；串行测试结构是MBIST控制逻辑逐一对每片SRAM进行测试，其能够有效地节省功耗，但测试时间较长，当SRAM数量较大时测试成本较高，所以适用于存储器较少的设计。本文的设计中包含70个SRAM，其中core中含有39个，ARM IP中含有31个，由于ARM IP是一个硬核，其包含的2个MBIST结构已经存在，不需另行设计，故文本主要完成core的MBIST设计。由于core中的存储器属于同一个时钟域，考虑到layout布局时floorplan信息，故只生成一个bist电路来控制，同时由于core中的存储器数量较多，故采用并行结构完成MBIST的设计。 　　2.2 MBIST算法 　　MBIST结构通过测试算法来完成存储器中各种故障的检测，目前常用的测试算法有：Checkerboard算法，March算法，GALPAT算法等。不同的算法复杂度不同，得到的故障覆盖率也各不相同，其中Checkerborad算法最为简单，能够检测的故障覆盖率也最低，March C算法是MBIST中最为常用的一种算法，其能够检测出存储器的大部分故障，GALPAT算法能够得到最高的故障覆盖率，但算法较为复杂，故需要更多的测试时间。考虑到测试时间增加带来的测试成本，本文折衷选择March C算法来实现设计中存储器的自测试。 　　March C算法是依次通过对存储器地址升序和降序读写来完成存储器测试的一种方法[4]，其能够检测出存储器中固定故障，状态转换故障，耦合故障，翻转耦合故障等。March C算法主要通过6个步骤完成整个 　　测试[5]： 　　1）按照升序对存储器的每个地址进行写0操作。 　　2）按照升序对存储器的每个地址进行读0写1 　　操作。 　　3）按照升序对存储器的每个地址进行读1写0 　　操作。 　　4）按照降序对存储器的每个地址进行读0写1 　　操作。 　　5）按照降序对存储器的每个地址进行读