SoC中IP核互连不同策略.docVIP

SoC中IP核互连不同策略 　　摘要：随着集成电路设计复杂度的提高和产品上市时间压力的增大，基于IP核复用的SoC设计已成为一种重要的设计方法。在SoC中集成的IP核越来越多时，IP核的互连策略和方法就成为了影响SoC性能、数据吞吐率等指标的重要因素。本文除了介绍目前流行的总线互连策略，还介绍了正在兴起的片上网络NoC（Network-on-Chip）方法。 　　关键词：SoC，总线，NoC 　　 　　1、引言 　　 　　半导体加工工艺的不断进步和市场对集成电路产品的需求推动了集成电路设计技术的发展。ASIC技术作为一种重要的IC设计方法，主要适用于量大、使用周期较长的IC产品，一款ASIC芯片，其开发周期大致在1年左右。对于要实现多功能配置、更新换代很快的IC产品，ASIC设计方法很难满足要求。以IP核复用为基础的SoC设计方法，以其快速的产品上市时间、良好的功能可配置性日益成为IC设计的重要方法。先进的加工工艺也为SoC芯片的制造实现提供了制程支持。 　　在SoC设计中，一个重要的课题就是IP核的互连问题，即当一个SoC中需集成几十个，甚至更多的IP核时，如此多的IP核以怎样的方式进行数据交互。IP核互连的不同形式会影响到SoC芯片的数据带宽、时延、数据吞吐率及功耗等指标。总线是目前SoC设计中广为使用的IP核互连方式，常用的总线有ARM 的AMBA(Advanced Microcontroller Bus Architecture) 总线、IBM 的CoreConnect总线、Silicore 公司的Wishbone总线、Altera 的Avalon总线、PlamchIP 的CoreFrame总线、MIPS 的ECTM Interface总线、Altera 的AtlanticTM Interface总线、IDT 的IPBusTM (IDT Peripheral Bus) 总线等。 　　当SoC变得越来越复杂时，总线也逐渐成为限制芯片速度、功耗、面积、数据吞吐率的一个瓶颈问题。在总线的发展中，增加总线的宽度、提高总线的时钟、支持流水线、采用多路选择器替换三态门及采用多总线方案等都可以一定程度的缓解以上问题。然而，总线架构的不断发展与进步却给IP核复用及SoC设计实现带来了一定的不利影响。一方面，总线的技术变更或升级有可能使以前支持的IP核不再适用，需要做修改；另一方面，可能会给SoC的系统级设计带来影响，如总线中引入灵活的流水线方式就给系统架构及事务级（Transaction level）设计带来很大的影响。 　　针对总线在IP核互连中存在的一些问题，最近出现了NoC的设计理念。NoC理念的核心是分层互连，将SoC设计中的IP核与互连的线分开来，使得系统的设计优化和IP核的设计优化互不影响。目前已经有利用NoC的设计理念完成了的芯片。 　　 　　2、片上总线 　　 　　片上总线是通过仲裁和译码的方式来完成不同主、从部件的互连及总线复用，比较常用的主要有ARM 的AMBA总线、IBM 的CoreConnect总线、Silicore公司的Wishbone总线。 　　 　　（1）AMBA总线 　　AMBA定义了三种不同类型的总线：AHB、ASP 和APB。AHB 用于高性能、高数据吞吐部件，如CPU、DMA、DSP 之间的互连，ASP 用来作处理器与外设之间的互连，APB 则为系统的低速外部设备提供低功耗的简易互连。系统总线和外设总线之间的桥接器提供AHB/ASP 部件与APB 部件间的访问代理与缓冲。 　　 　　　　　图1　基于AMBA总线的Soc系统简图 　　 　　AHB系统是由主方（Master），从方（Slave）和基础部件（Infrastructure）三部分所组成。整个AHB线上的传输都是由主方发出，由从方负责响应。而基础部件则由仲裁器（Arbiter）、主方到从方的多路选择器（master to slave multiplexor）、从方到主方的多路选择器（slave to master multiplexor）、译码器（decoder）等所组成。AHB 支持多个主方，在某个时刻它用仲裁器来仲裁选择一个主方。而译码器则是负责地址的译码，从多个从方中选择要响应主方传输要求的从方。多路选择器负责总线的互连，将总线上的信号在主方和从方进行传送，图2简单说明了它们连结的情形。 　　 　　　　　　　图2　AMBA总线中的系统互连简图 　　 　　（2）CoreConnect总线 　　CoreConnect提供了三种基本类型总线：处理器内部总线（PLB，Processor Local Bus)、片上外围总线（OPB，On-Chip Peripheral Bus）和设备控制总线（