使用FPGA实现DSP功能简单方法.docVIP

使用FPGA实现DSP功能的简单方法 　　使用FPGA建构采用DSP架构的系统会有一定难度，经常会出现进度推迟的情况。设计、整合、验证、功能需求变化以及投产过程中都有可能出现意想不到的进度推迟。现在，有一种FPGA开发工具，它可缩短产品开发周期，解决了产品生命周期中很多常见的难题。 　　 　　FPGA优化DsP算法的复杂性 　　 　　大家都知道FPGA在可编程平台上具有最好的DSP性能，但其缺点是，在FPGA中优化DSP算法是一项比较困难的工作。直到现在，都需要将算法导入HDL，然后对RTL功能仿真进行验证，以匹配高阶模拟测试向量，接着再开始时序验证过程。当所需要的时钟速率越高，管线和电路最佳化工作就越多。时序逼近需要进行反复迭代，因此，也需要进行多次编译。时序逼近结束后。必须再次进行功能验证。如果必须同时处理多个信道，控制逻辑和内存必须提供相应的分时多任务数据流，以维持所需时钟速率的时序余量，因此，整个过程会更加复杂。如果需要修改通道数量、FFT位数、滤波器长度或者系统时钟速率等参数，那么，通常会对整个设计进行更新，然后再次进行验证。 　　现在，已经可以自动完成整个过程，提供高阶设计输入，简化测试平台的产生，调整信道数量，优化性能(400+MHz)。透过参数对过程进行控制，只需要几次点选，重新编译就可以改变时钟速率，增加或者减少信道数量，或者改变所选用的FPGA系列