基于FPGAIIR数字滤波器设计与实现.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于FPGAIIR数字滤波器设计与实现

基于FPGAIIR数字滤波器设计与实现   【摘要】给出了基于FPGA的IIR数字滤波器的设计和实现方法。首先,用双线性变换法设计出巴特沃兹数字带通滤波器的相关参数;其次,利用Matlab软件对所设计的滤波器进行了仿真分析;最后,利用Quartus II软件进行了模块设计和功能仿真。实验结果证明了该方法的有效性。   【关键词】现场可编程门阵列;无限冲击响应;数字滤波器   Abstract:An approach for the design and the implementation of IIR digital filter based on FPGA is proposed.Firstly,the parameters of Butterworth band-pass filter are computed by means of bilinear transformation method.Secondly,simulation analysis on the filter is carried out through Matlab software.Finally,module design and functional simulation are executed using Quartus II.Experiment results verify its effectiveness.   Keywords:field programmable gate array(FPGA);infinite impluse response(IIR);digital filter   1.引言   数字滤波器在通信、自动控制、雷达、军事、航空航天、医疗、家用电器等众多领域得到了广泛的应用。其中IIR数字滤波器[1.2]和FIR数字滤波器[3,4]是目前人们使用较多的两种。数字滤波器通常采用计算机软件、专用数字滤波器、DSP器件或可编程逻辑器件(如FPGA)实现。因为,用FPGA实现数字滤波器具有实时性强、灵活性高、处理速度快以及小批量生产成本低等优点,所以得到了较为广泛的应用。本文以巴特沃思数字带通滤波器为例,较为详细地介绍了其设计和实现方法。给定巴特沃兹数字带通滤波器的抽样频率为500Hz,上、下边带截止频率分别为150Hz和30Hz。   2.滤波器参数计算   双线性变换法是在低通滤波器的基础上采用频率变换法把低通滤波器转换成所需要滤波器的。据此方法,我们得到如下滤波器的系统模型:   (1)   3.Matlab仿真   针对式(1)所描述的系统模型,利用Matlab软件工具箱函数freqz (b,a,N,Fs)绘制出其幅频特性和相频特性,以检验参数的正确性。该滤波器的幅相频率特性如图1所示。   图3 滤波系统的硬件框图   由图1可见,系统的上、下边带分别为150Hz和30Hz,满足系统设计要求。   4.FPGA设计   4.1 滤波器的结构   同一系统函数的IIR滤波器可以用不同的结构来实现,如直接I型、直接II型(典范型)、级联型和并联型。不同的结构有不同的特点,为便于硬件实现及容易确定数据位数,本文选用直接I型这一结构形式。系统的直接I型结构如图2所示。   4.2 FPGA主要模块   (1)D触发器模块   使用D触发器来实现图2中所需的延时功能。每当时钟上升沿到来时,便对输入的数据进行锁存。D触发器可以利用Quartus II软件中LPM宏模块定制实现。   (2)乘累加模块   由式(1)所描述的滤波器的系统模型,可得所对应的差分方程如下:   (2)   乘累加模块承担式(2)中乘累加的计算工作。   5.实验   利用数字滤波器实现模拟信号滤波的系统结构框图如图3所示。模拟输入信号经A/D转换器转换为数字信号,用FPGA数字滤波器进行滤波处理,再经D/A转换器转换为模拟输出信号,完成模拟信号的滤波处理。FPGA芯片采用的是Cyclone II系列EP2C5T144C8型FPGA。A/D和D/A转换器采用的康芯高速ADC/DAC模块。   输入峰峰值为5V的正弦信号,周期分别为10Hz、100Hz和200Hz,经滤波系统处理后所得输出信号波形分别如图4、5、6所示,输出信号幅度分别为400mV、2.32V、1.2V。   6.结束语   本文利用FPGA实现了巴特沃兹IIR数字带通滤波器,并给出较为详细的设计过程。实验结果证明了所设计的滤波器完全满足预定设计要求。   参考文献   [1]屈星,唐宁,严舒,等.基于FPGA的IIR数字滤波器的设计与仿真[J].计算机仿真,2009, 26(8):304-307,348.   [

文档评论(0)

bokegood + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档