基于FPGA无线传感器网络自组网设计.docVIP

基于FPGA无线传感器网络自组网设计 　　【摘要】本论文主要内容是针对无线传感器网络的自组网络的研究，提出了一种基于FPGA的高速运算处理的对等网络节点的自组网络的设计方法，用于构建WSN应用的专用设计IP核，适用于各种不同的WSN网络层路由协议和各类不同的WSN应用场景。 　　【关键词】FPGA无线传感器网络（WSN）自组网 　　无线传感器网络是一种低速的自组织移动ad hoc网络，随机分布的各个网络节点通过相邻节点间相互交换数据来实现整个网络的路由功能。相邻节点间相互通信要求节点能发现周围节点和获取周围节点的相关信息PIB，用以接收其他节点发送的数据和选择路由发送方向。 　　自组网就是无线传感器网络中节点间相互发现，自主组织网络上线的功能，在无线传感器网络中处于至关重要的位置，本设计采用FPGA在WSN的MAC层中实现自组网功能。 　　一、总体设计方案 　　无线传感器网络自组网的FPGA设计主要实现的功能包括：接收特定格式的自组网帧数据、转发自组网帧报文、动态更新相邻节点数据列表。 　　该无线传感器网络自组网的FPGA设计的总体结构如图1所示。整个设计处于WSN的MAC层，向下接口为物理链路层PHY接口，向上的接口为网络层Networks接口。PHY接口用于操作物理层的射频芯片，完成通信信道的监测和相关数据的收发。网络层接口用于向网络层提供路由选择功能的邻居节点信息列表。 　　自组网帧格式采用超帧的格式，其各数据段详细说明如图2所示。自组网帧报文的发送由一个发送节点和多个相邻节点共同配合完成。首先发送节点发出超帧的头部请求报文，相邻节点在接到此报文后，采用随机避退的方式在其后的任一应答时隙内发送应答信息，发送节点在每个应答时隙尾部都会反馈确认报文。 　　二、模块设计方案 　　接收模块初始化状态为空闲等待状态（IDLE），当从PHY接口接收到头部请求报文，模块将提取发送节点基本信息并发送给组网信息处理模块，同时内部将产生一个小于N的伪随机序列sequence，用于计数需要发送应答报文的间隙序号，并在相应间隙发送包含自身MAC地址和超帧序号信息的应答报文，随后等待接收确认报文。如果确认报文中反馈的MAC地址为自身MAC地址则判断为应答成功，重新进入等待头部请求报文状态；反之，则判断为应答失败，再次产生一个小于等于N-sequence的伪随机序列，用于再次发送应答报文。两次应答后则无论是否应答成功都将进入等待头部请求报文状态。 　　接收模块内部状态机是接收模块的核心，用于产生各个操作的控制信号。接收模块状态机的转移图如图3所示。 　　接收模块内部的伪随机序列产生器如图4所示，伪随机序列的初始化种子采用乱序的内部时钟计数器，由于各个节点的上电时间不同，因此产生的随机序列也不同，从而避免各个节点应答时采用相同的退避序列。 　　发送模块主要功能为发送超帧的头部请求报文以及确认报文。头部请求报文采用监听信道空闲固定时间段后，随机避让的方式发送。头部请求报文中包含自身节点的MAC地址、网络跳数和超帧序列号等基本信息。确认报文采用延迟固定应答时间间隙的方式发送确认报文，报文中嵌入当前时间间隙内收到的应答节点的MAC地址，如无则为缺省值，如果多次确认报文都无MAC地址则发送模块会再次发送头部请求报文。头部请求报文的发送开启信号由组网信息处理模块发起。 　　组网信息处理模块为本设计的核心控制模块，主要功能为接收并处理接收模块发来的数据信息，动态更新内部的相邻节点信息列表和控制发送模块的工作与停止。 　　2.3.1内部状态机 　　处理模块初始化状态为接收等待状态，当接收到接收模块发来的数据后首先进行相邻节点信息更新，然后通过判断超帧序列号的大小来决定是否转发，如果不需要转发则回到等待状态，否则进入发送状态，发送完成则回到等待状态。由于射频芯片的SPI单串口操作，在发送状态下，处理模块需要将SPI接口转换为由发送模块控制，等待发送完成后，再转换成由接收模块控制。内部状态转移图如图5所示。 　　2.3.2相邻节点信息列表更新 　　相邻节点信息列表格式如表1所示，其中包含相邻节点的MAC地址、超帧序列号、网络跳数、节点有效标志位、节点剩余有效时间计数器和通信链路质量。处理模块将接收到的相邻节点的MAC地址通过HASH算法产生一个较短位数的索引地址，并将相邻节点信息存入此索引地址的列表行中，同时置位有效状态标志位和重置剩余有效时间。节点的剩余有效时间计数器在重置后逐渐递减止到为0，然后清零有效标志位。 　　2.3.3处理模块仿真测试结果 　　组网信息处理模块的仿真测试结果如图6所示，sys_clk为外部输入时钟分频后的系统时钟，rec_req为接口模块的数据请求信号，处理模块接收到数据，解析出相邻节点的各个有效信