基于SoPC任意波形信号发生器设计.docVIP

基于SoPC任意波形信号发生器设计 　　摘 要：为了解决信号发生器的一些具体问题，如需要它能产生多种信号、工作稳定、成本低等，因此采用GW48型SoPC开发系统，以Nios软核为控制核心，来实现参数可调的任意波形DDS信号源。重点阐述系统硬件方案、软件设计，并对整个系统进行了仿真，仿真结果符合设计要求，具有方案设计便捷、集成度高、扩展灵活和功能全面等特点。 　　关键词：SoPC； DDS； Nios； 任意波形信号发生器 　　中图分类号：TN911.72-34 文献标识码：A 　　文章编号：1004-373X(2011)17-0092-03 　　 　　Design of Arbitrary Waveform Signal Generator Based on SoPC 　　LIN Wei, SHAO Yan, WANG Hai-guang 　　(School of Electronic and Control Engineering, Chang’an University, Xi’an 710064, China) 　　Abstract： In order to meet the specific requirements of signal generator, such as generation of various signals, stable operation and low cost, the GW48 type SoPC development system which takes Nios as a control core is adopted to design the arbitrary waveform DDS signal source whose parameters is adjustable. The paper elaborates the system hardware and software design. The whole system simulation results meet design requirements. The system has convenient design scheme, high integration, flexible expansion and perfect function. 　　Keywords： SoPC; DDS; Nios; arbitrary waveform signal generator 　　 　　0 引 言 　　可编程片上系统(System on a Programmable Chip,SoPC)结合了SoC,PLD和FPGA的诸多优点，既拥有可编程逻辑技术将整个系统集成于一块硅片之上，由单个芯片实现主要逻辑功能的特点，又具备可裁减、可扩展、可升级、软硬件系统可编程的功能，是一种特殊的嵌入式系统。直接数字频率合成(DDS)是20世纪70年代初提出的一种全数字的频率合成技术，常用于产生相位可控的信号，具有转换快、分辨率高等特点［1-2］。而SoPC具有速度快、集成度高、存储容量大的优点，使之与DDS技术相结合，可以极大地提高信号发生器的性能，降低生产成本［1-4］。本文采用SoPC技术，把DDS模块和微处理控制部分集成到FPGA芯片，从而实现频率可调的正弦、锯齿、方波、三角等任意波形的信号发生器。 　　1 DDS原理 　　DDS的基本原理是以采样定理为基础，利用查表法产生数字量形式的波形信号，并通过DAC转换成模拟量形式的信号。其基本的原理电路如图1所示，直接数字频率合成(DDS)是由频率合成器、相位累加器、波形ROM、D/A转换器和低通滤波器LPF构成［5-8］。 　　连续信号按照相位取样、量化、编码后，形成一个波形函数表，存于ROM中。合成时，每输入一个时钟相位累加器把频率控制字累加一次，输出合成信号的相位，通过改变相位累加器的频率控制字可以改变相位增量。当相位增量改变时，一个周期内的采样点数也随之改变。在时钟频率即采样频率不变的情况下，通过相位增量的改变来实现频率的改变，计算公式为Δp=ωΔt=2πfΔt，其中Δp为相位变化，ω为角频率，Δt为时钟周期。经过转换的合成信号的频率为f=Δp/(2πΔt)=Δpfclk/(2π)，fclk为时钟频率。通过改变Δp改变合成信号的频率f。由N位相位累加器对2π进行量化，对2π取2N个点，则f=(K/2N)fclk，其中K为频率控制字，取值范围［5-8］为0~2N-1。 　　2 信号发生器的设计 　　设计方案采用Altera公司的Quartus Ⅱ和Nios Ⅱ IDE软件作为开发工具［9-10］，包括硬件和软件两部分。 　　2.1