EDA技术及数字系统的应用第八章FPGA综合设计实践.ppt

UART波特率（clk_generator）模块 在异步串行的数据传输中没有时钟信号，发送方和接收方分别有各自独立的时钟，数据传输的速度需由双方约定。因此数据的传输速度是用波特率来描述的，即每秒钟传送数据位的数目来表示，它说明数据传送的快慢。常用的标准波特率：4800、9600、19200、38400、43000、56000、57600、115200等。 波特率发生器实际上就是分频器，可以根据系统的时钟频率（晶振时钟)和要求的波特率计算出分频的分频系数。假设系统的时钟频率为50MHz，波特率为9600bps，因此要设计分频模块，其分频系数等于50MHz / 9600Hz = 5208.333。也可以写成232/ 824634=5208.332，这与要求的分频比很接近，这样可使用32位的累加器，有利于HDL语言的描述,其语句如下： reg [31:0] bps_cnt; always@( posedge clk50m ) bps_cnt = bps_cnt1+32d824634; //　Bps=9600bps If ( bps_cnt 32h7FFF_FFFF ) clk_bps = 0; else clk_bps = 1; clk_generator模块的输出端有两个，一个输出信号clk_bps（9600bps）提供给UART发送（uart_transfe）模块，另一个输出信号clk_ smp（9600bps*16）提供给UART接收（uart_receive）模块。这是因为UART接收器必须通过一定的机制与接收到的输入信号同步，一般使用16倍于波特率的采样时钟对接收到的信号进行采样, 使每一次都检测到正确的每位数据。 由于输入的串行数据帧与接收时钟是异步的,当UART接收模块的输入端rxd由高电平转为低电平可以被视为一个数据帧的起始位。为了能够检测到正确的起始位信号，必须要求接收到的起始位在信号clk_smp（波特率clk_bps*16）采样的过程中至少有一半都是低电平，才可以认定接收到的是起始位。然后每隔16个clk_smp周期被采样一次数据位。 UART接收（uart_receive）模块 由于采样时钟clk_smp周期是波特率时钟频率的16倍，所以起始位需要至少8个连续clk_smp周期的低电平被接收到，才能确认接收到的是起始位。接着每隔16个clk_smp周期采样每个数据位，这样保证了每数据位的中点处被采样，确保接收的每位数据正确。当接收完一个字节数据时，数据接收标志rxd_flag产生一个上跳脉冲信号。 uart_transfe模块只要每隔一个clk_bps周期（波特率）输出一个数据即可，数据帧顺序遵循第1位是起始位，接着八位数据位，最后1位是停止位，共计10位。在本设计中没有校验位。uart_transfe模块使用Verilog HDL描述的代码见书。 UART发送(uart_transfe)模块 8.5 单线(1-Wire)温度测量与LCD1602显示 1-Wire总线技术是美国DALLAS（达拉斯）半导体公司近年推出的新技术。它将地址线、数据线、控制线合为1根信号线,允许在这根信号线上挂接多个1-Wire总线器件。单总线技术具有节省I/O资源、结构简单、成本低廉、便于总线扩展和维护等优点, 而基于这种技术的数字芯片和产品为各种应用系统的小型化创造了极其有利的条件。因此在分布式测控系统中有着广泛应用。DS18B20是采用1-Wire总线技术的典型产品。 1. DS18B20数字温度传感器 DSl8B20作为检测元件，测温范围-55℃～125℃，分辨率最大可达0.0625℃。DSl8B20可以直接读出被测温度值。而且采用3线制与控制器相连，减少了外部硬件电路，使用户可轻松地组建传感器网络，为测量系统的构建引入全新概念。一线总线将独特的电源和信号复合在一起，并仅使用一条线，每个芯片都有唯一的编码（64 位的序列号），支持联网寻址，简单的网络化的温度感知，零功耗等待等特点。 引脚说明： 1：GND地 2：DQ数据I/O 3：VDD(可选电源电压) 图8.17 DS18B20引脚排列 DQ为数据输入/输出引脚，对于单线操作漏极开路。当工作在寄生电源模式时用来提供电源。DS18B20的电源供电方式有2种:外部供电方式和寄生电源方式。工作于寄生电源方式时，VDD和GND 均接地, 它在需要远程温度探测和空间受限的场合特别有用, DS18B20中有一个64位只读存储器ROM储存器件唯一序列号，其内部包含了8 个连续字节的寄存器，前两个字节是测得的数字