EDA技术及数字系统的应用第七章数字系统设计及实例.ppt

数据处理单元 控制单元的设计 数字系统设计实例 控制方式: 集中控制、分散控制和集散控制。 控制器结构 时钟信号CP 控制信号T 输出信号Z 状态变量C （来自处理器） 外部控制信号 存贮器 组合逻 辑电路 控制器模型结构 系统的控制单元本质上就是同步时序电路，因此同步时序电路的设计方法完全适用于控制单元的硬件设计，两者的差别主要表现在两方面；一方面，同步时序电路的设计是依据状态转换图（表），而控制单元的设计是根据算法流程图和ASM图及其他描述形式；另一方面，控制单元的设计是在反复优化算法结构，并且已经完成数据处理单元设计后进行的，一般不需要再状态化简。 控制单元的实现方法 根据系统设计要求，建立描述控制器工作过程的算法流程图和ASM图。明确系统的工作状态、判别分支、状态输出和条件输出。然后由硬件描述语言编写（状态机）的程序来设计控制器。 N N Y S4 S3 S2 S1 Y S0 CR=0 ST ? Z1=1 Z3=1 Z4=1 Z2=1 K ? Z5=1 ASM图 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY control_1 IS PORT ( clk, cr : IN STD_LOGIC; ST, K : IN STD_LOGIC; Z1,Z2,Z3,Z4,Z5 : OUT STD_LOGIC ); END control_1 ; ARCHITECTURE one OF control_1 IS TYPE sb IS ( s0, s1, s2, s3, s4); SIGNAL ss: sb ; BEGIN PROCESS ( cr, clk ) VARIABLE y1,y2,y3,y4,y5: STD_LOGIC; BEGIN y1:=0; y2:=0;y3:=0;y4:=0;y5:=0; IF cr = 0 THEN ss=s0; ELSIF clkEVENT AND clk=1 THEN CASE ss IS -- 用CASE语句和IF语句 WHEN s0 = -- 来实现状态转移 IF ST = 1 THEN ss =s1; END IF; WHEN s1 = y1:= 1; ss = s2; WHEN s2 = y3:= 1; ss = s3; WHEN s3 = y4:= 1; ss = s4; WHEN s4 = y2:= 1; IF K = 1 THEN ss= s2; y5:=1; ELSE ss= s0; END IF; WHEN OTHERS = ss=s0; END case; END IF; Z1=y1; Z2=y2; Z3=y3; Z4=y4; Z5=y5; END PROCESS; END one ; 例 根据八位串行数字锁的ASM图。用VHDL语言描述的源文件: LIBRARY IEEE;、 USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY control_2 IS PORT ( clk , clrn : IN STD_LOGIC; st,try,read : IN STD_LOGIC; M , B : IN STD_LOGIC; Z1, Z2 : OUT STD_LOGIC; A :OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END control_2 ; ARCHITECTURE one OF control_2 IS TYPE ss IS ( T0, T1, T2, T3, T4); SIGNAL state: ss ; BEGIN PROCESS ( clrn, clk ) VARIABLE cont : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN IF clrn =0 THE