SoC片上系统总线分析和研究.docVIP

SoC片上系统总线分析和研究 　　【摘要】随着IC制造技术的革新，基于IP核复用的片上系统设计日益成熟并得到广泛应用。为进一步标准化IP核间的互连规范，提高开发效率，各厂家和组织积极从事片上系统总线标准的制定工作，其中应用较为广泛的有ABMA总线、CoreConnect总线、Avalon总线及Wishbone总线。本文对以上总线标准的特性、系统组成和应用范围做了详细分析，展望了其发展前景。 　　【关键词】系统总线；片上系统；SoC 　　1.引言 　　随着微电子技术和半导体工业的不断创新和发展，VLSI电路集成度和工艺水平不断提高，深亚微米工艺已经走向成熟，使得在单芯片上完成系统级整合成为可能，从而实现片上系统设计SoC(System on Chip)。同时在计算机硬件性能大幅提升，高性能EDA工具的不断开发的前提下，基于IP核复用技术的SoC设计在电子行业中迅速推广，降低了产品的开发成本和周期，极大的提高了设计效率。在这种背景下，为进一步标准化IP核间的互连规范，各厂家和组织积极从事片上系统总线标准的制定工作，其中应用较为广泛的有ARM公司的ABMA总线，IBM公司的CoreConnect总线，Altera公司的Avalon总线及Opencores组织的Wishbone总线。片内总线一般具有结构简单、使用灵活且可定制性等特点，本文将对以上几种片内总线的特性、结构组成做了详细对比和说明，并给出了在实际应用中的选择方案。 　　2.几种片内总线的特点和结构 　　2.1 AMBA总线 　　AMBA（Advanced Microcontroller Bus Architecture）总线标准是ARM公司设计的一种是用于连接和管理片上系统中功能模块的开放标准和片上互连规范。它独立于处理器和制造工艺，增强了各种应用中的外设和系统宏单元的可重用性。AMBA总线规范可免费从ARM获取，目前广泛使用的是其2.0版本，该标准定义了三组不同类型的总线：AHB(Advanced High Performance Bus)、ASB(Advanced System Bus)和APB(Advanced Peripheral Bus)。 　　基于AMBA总线的典型的SoC系统构成如图1所示。其中，高性能系统总线（AHB或ASB）主要用以连接高性能带宽和时钟频率的系统模块，CPU、片内存储器和DMA设备等高速设备连接于这类总线之上；ASB总线的特征与AHB总线相同，不同之处仅在于读写数据复用了一条双向数据总线。APB总线适用于低功耗外部设备，系统的大部分低速外设连接于APB总线上。高速总线与低速总线之间通过桥接电路实现互连。 　　在AMBA 2.0标准的基础上，ARM又先后发布了AMBA 3.0和AMBA 4.0版本[1]。3.0版本在2.0版本的基础上增加了AXI和ATB总线，分别用以支持高效传输更大的数据吞吐量和AMBA系统数据的跟踪调试；4.0版本在3.0版本基础上增加了五类总线：ACE、ACE-Lite、AXI4、AXI4-Lite、AXI4-Stream。 　　2.2 CoreConnect总线 　　CoreConnect总线是IBM公司制定的一种片上系统总线，分三种基本结构：处理器内部总线PLB(Processor Local Bus)，片上外围总线OPB(On-Chip Peripheral Bus)和外设控制总线DCR(Device Control Register Bus)。可编程逻辑器件厂家Xilinx曾在其FPGA产品Virtex-II Pro和Virtex-4 FXT系列上集成IBM公司的硬核处理器PowerPC 450，在Virtex-5 FXT系列上集成PowerPC 440，以实现高性能嵌入式应用[2]。早期Xilinx的软核处理器MicroBlaze支持OPB总线，在该软核处理的v7.xx和v8.00上升级为支持PLB总线，最新版的v8.20b同时支持PLB和AXI4总线[3]。基于CoreConnect总线的SoC构成如图2所示。 　　PLB总线主要为系统高速模块提供高带宽、低延时的连接标准。OPB标准对有不同带宽及时序要求的外设和内存提供了通路，并尽量减少对PLB性能的影响。DCR用来在CPU通用寄存器和DCR从设备控制寄存器间传递数据，该总线在内存地址映射中取消了配置寄存器，减少了取操作，增加了处理器内部总线的带宽。 　　2.3 Avalon总线 　　Avalon总线是一种连接片上处理器和其他IP核的总线协议，规定了主部件和从部件之间进行连接的端口和通信时序，用于实现基于Altera FPGA的SoC设计。目前，基于Altera NiosII软核处理器的嵌入式系统采用Avalon总线标准[4]，