EA流水灯课程设计.docVIP

黄冈师院物电学院 《EDA技术》课程设计报告 项目名称：多模式流水灯设计 专业年级： 电子信息工程2010级 学 号： 201022240202 学生姓名： 指导教师： 冯杰 报告完成日期2012年12月30日 评阅结果 评阅教师 第一章绪论 1.1系统背景 1. 1. 1、EDA 技术 EDA技术是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处 理及裨能化技术的最新成果，进行电子产品的自动设计。EDA技术就是以计算机为工 具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机 自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定H 标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电 路设计的效率和可操作性，减轻了设计者的劳动强度。 1.1.2、 实验内容 设计可以多模式控制的流水灯，并用Max+PlusIIlO.2进行编译和仿真，可以在实 验箱上实现自己的需求功能。 1.1.3、 设计要求 可以进行不同频率选择及不同模式选择进行组合，必须有手动选择组合，至少4种 流水灯方式 第二章系统电路设计 2.1系统总体设计框架结构 I选频模式选择输出按键控制计数器选模 I 选 频 模式 选择 输出 按键控制 计数器 选模 设计原理：由分频器实现2、4、8、16的分频，设计一个十六进制计数器，由低 位控制四选一电路，高位控制模式选择电路。模式选择则由状态机来实现四种状态之间 的转换。 2. 2系统单元电路设计 2.2. 1分频器 设计程序如下: LIBRARY IEEE; USE IEEE. STD_LOGIC_1164. ALL; USE IEEE, std LOGIC ARTTH.A1 丄; USE IEEE. STD^LOGICJNSIGNED. ALL; ENTITY CLK DIV IS PORT(CLK : IN STD_LOGIC; CLK_DIV2 :OUT STD_LOGIC; CLK DIV4 :OUT STD LOGIC; CLK DIV8 :OUT STD LOGIC; CLK DIV16 :OUT STD LOGIC); END CLK_DIV; ARCHITECTURE RTL OF CLK_DIV IS SIGNAL COUNT : STD LOGIC VECTOR (3 DOWNTO 0); BEGIN PROCESS(CLK) BEGIN IF (CLK’EVENT AND CLK二’ 1’) THEN IF(COUNT=〃1111〃) THEN COUNT〈=(OTHERS=〉’0’)； ELSE COUNT=COUNT+1; END IF; END IF; END PROCESS; CLK_DIV2〈=COUNT(0); CLK_DIV4=C0UNT(l); CLK DIV8=C0UNT(2); CLK_DIV16=C0UNT(3); END RTL; 仿真分析：本程序用V11D1语言，对时钟信号进行2分频、4分频、8分频、16分频。由 仿真波形图看出：C L K_D I V 2、CL K_D I V 4、CL K_D I V 8、CLK _D I V 1 6的时钟周期分别是CLK的2倍，4倍，8倍，16倍。所以该程序实现 了 2分频、4分频、8分频、16分频，及达到了设计目的。 仿真波形: 0.0nsI* |*| Time:0 OnsInterval: 0.0ns I* |*| Time: 0 Ons Interval: |0.0ns 0.0ns -^Value: J 2.0us 4.0us ■ 6.0us i 8.0us ■ Name: 10 n^CLK CLK_DIV2 CLK_DIV4 -E^ CLK_DIV8 CLK DIV16 0 0 0 0 0 nMnrLnrLnAnnnMrLnMnAnjwBnAnnnnj rLrLrLrLnjLrLrwLrLTLnrLrLr 2.2.2 四选一电路 程序如下： LIBRARY IEEE; USE IEEE.STD LOGIC 1164.ALL; entity MUX4_1 IS PORT (a,b,c,d: in std_logic; sl,s2: in stdjogic; y : out STD_LOGIC); END ENTITY MUX4_1; ARCHITECTURE one OF MUX4_1 IS BEGIN y = a when si = O and s2=O’ else b when si = 0* and s2=T else c when si = 1T and s2=’O’ else d when si = T and s2=T el