单环Δ-Σ调制器在小数分频频率合成器中应用的研究-通信与信息系统专业论文.docx

万方数据 万方数据 独创性（或创新性）声明 本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成 果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不包含 其他人已经发表或撰写过的研究成果；也不包含为获得桂林电子工业学院或其它教 育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡 献均已在论文中做了明确的说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切相关责任。 本人签名： 日期： 关于论文使用授权的说明 本人完全了解桂林电子工业学院有关保留和使用学位论文的规定，即：研究生 在校攻读学位期间论文工作的知识产权单位属桂林电子工业学院。本人保证毕业离 校后，发表论文或使用论文工作成果时署名单位仍然为桂林电子工业学院。学校有 权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分 内容，可以允许采用影印、缩印或其它复制手段保存论文。（保密的论文在解密后 遵守此规定） 本学位论文属于保密在 年解密后适用本授权书。 本人签名： 日期： 导师签名： 日期： 摘 要 摘 要 锁相环（PLL）使得高稳定度、高准确率的间接频率合成成为现实，最常见的有 整数分频和小数分频频率合成，它们在通信系统中的应用非常广泛。而在跳频通信 等系统中，小频率间隔、短频率转换时间的矛盾，使传统的整数分频不能满足这一 要求，因此，人们提出了小数分频的频率合成器，解决短频率转换时间和小频率间 隔之间的矛盾，具有频率分辨率高、转换时间短、相位噪声低等优点。但小数分频 技术的引入，也有带来了新的问题，即产生的杂散信号较为严重。为了减小因采用 小数分频而产生的杂散，引入了多种消除小数分频杂散的方法和技术。在这些技术 当中， Δ? Σ 调制器技术能够得到任意小的精确的分辨率，而且其全数字的结构，在 减小杂散时，几乎不受外界因素变化的影响。 本论文主要研究了在小数分频频率合成器中消除杂散的单环 Δ? Σ 调制器技术， 将过采样与 Δ? Σ 调制器相结合，来减小小数分频引起的参考杂散，进一步提高系统 的性能。在单环结构中，单比特和多比特的方式使得 Δ ?Σ 调制器具有不同于 MASH 结构的性能，尽管理论上单环结构不及 MASH 结构稳定，但是由于利用多比特的电平 扩展，不但可以保证系统的稳定，而且也能够减小功耗，更容易集成，能够满足诸 多无线应用和跳频通信的需要。本文对它在小数分频中的应用进行了系统仿真，得 出了它的采样速率、阶数等对小数分频频率合成器的影响；对于全数字的调制结 构，利用可编程器件 FPGA 实现了 Δ ?Σ 调制器和分频器部分，通过实验进行了验 证，尽管实验结果不是很理想，但很好地证明了它容易集成的良好特性，进一步改 进的工作正在进行中。 关键词： 小数分频频率合成器 杂散 Δ ?Σ 调制器 FPGA I 万方数据 万方数据 abstract Abstract PLL is made it possible that synthesizer of good stability and accuracy is available. Now integrator frequency synthesizer and fractional-N frequency synthesizer were used widely in modern communication. Traditional integrator frequency synthesizer is not satisfied the requirement of small frequency intervals and fast setting time for hopping communication. So the fractional-N frequency synthesizer was presented, and settled the conflict of high frequency of PD and narrow channel space with the merits of small frequency resolution, fast setting time, low phase noise. The inherent problem of the fractional-N frequency synthesizer is that the periodic operation of the dual-modulus divider produces spurious signal. Several techniques have been used to reduce spur