基于Lagrange插值数字重采样技术及FPGA实现.docVIP

基于Lagrange插值数字重采样技术及FPGA实现 　　摘要：数字重采样技术是数字信号处理领域研究的问题之一。利用数字重采样技术可以有效地实现任何采样率的变换。本文在讨论数字重采样原理的基础上，详细介绍了基于FPGA的软件编程技术实现基于Lagrange插值的数字重采样的基本原理和具体方法，并给出了相应的测试结果。 　　关键词：内插滤波器 数字重采样 立方Lagrange插值 　　中图分类号：TN713 文献标识码：A 文章编号：1007-9416(2011)07-0193-02 　　 　　在数字接收机设计领域里，常要求信号采样速率与符号速率成整数倍关系，以保证采样到最佳采样点。但在实际应用中信号采样速率和符号速率通常无法满足整数倍关系，如果没有特殊处理，就不能提取到最佳采样点，从而降低解调性能。因此要求在处理中对信号先做一定预处理，即对信号进行数字重采样以改变信号采样速率，使其与符号速率满足整数倍关系。 　　传统方法一般都是基于整数因子来实现整数倍或者分数倍的采样率变换的，若采样率的变换是整数倍，则只需通过抽取或内插就可以实现，若采样率的变换是分数倍，则一般是先内插后抽取来获得所要的采样率。这样做往往要内插几十倍甚至上百倍，经过低通滤波器之后再进行几十倍的抽取，这不仅带来很大的运算量，而且当信号速率很高时，FPGA中很难稳定达到这么高的内插时钟，且低通滤波器又处在采样率最高的部分，这就给滤波器的设计带来了很高的难度。本文基于这个问题，提出一种利用插值滤波器的方法实现信号的数字重采样，并给出了实现方案和测试结果。 　　1、数字重采样的原理 　　重采样就是将数字信号通过D/A，经过低通滤波，再以新的采样速率A/D采样完成，如图1所示。 　　数字重采样就是去掉D/A、A/D，将模拟低通滤波器数字化，直接通过该滤波器将采样率为的信号重采样成采样率为的信号，其采样率变换为，适当选择和的值，可以实现任意采样率的变换。下面对该运算过程进行推导。 　　采样率为的信号经过DAC后还原成模拟信号，再经过一个脉冲响应为的模拟低通滤波器后，输出为： 　　再对以的间隔重新进行采样，得到重采样之后的信号为： 　　对上式进行改写： 　　为输入序列下标，定义滤波器下标为 　　其中表示不大于的整数，再定义 　　其中为内插基点，为插值相位，即最佳内插时刻与内插基点之间的分数间隔，，即有 　　上式即为数字重采样内插滤波器的基本公式。其中和决定了内插点的位置，是内插计算中重要的参数。本文中这两个参数是由数控振荡器和控制模块共同产生的。采样率变换前后信号的时域表示如图2所示。 　　2、数字重采样模块的硬件设计 　　本文采用FPGA高速数字电路设计平台，完成数字重采样系统硬件试验， 其硬件实现框图如图3所示，主要包括N倍分频器、鉴相器、环路滤波器、数据缓存、数控振荡器（NCO）、内插滤波器和控制模块。 　　文中原采样速率，目标采样速率为。先对进行N分频，分出一个低频时钟clk0，同时也用NCO分频出一个与clk0同频的非相干时钟clk1，并把clk0和clk1输入到鉴相模块中通过鉴相操作来检测它们之间的相位误差，并把相位误差经环路滤波器平滑滤波后送到数控振荡器（NCO），控制NCO来进行时钟clk1的相位调整，直到两者的相位误差在在统计意义上趋于0，这个时候系统达到稳定，内插滤波器也在最佳插值相位上进行插值。 　　环路滤波采用二阶滤波器，包含比例路径和积分路径，这两条路径分别可以跟踪相位误差和频率误差。通过调整比例因子k1和积分因子k2，可以调节整个环路的带宽和收敛速度，并将两时钟的鉴相误差信号传递给NCO。 　　NCO（数控振荡器）是一个相位累加器，它对输入的相位误差进行累加。环路的递归调用公式为 　　式中，为NCO寄存器变量；为NCO的控制字，由环路滤波器输出的误差进行调节，使NCO能在插值时刻溢出，是NCO的初始频率控制字，为了能分频出低频时钟clk1。 　　控制模块的主要作用是根据NCO输入的fcw来确定内插基点，并计算分数间隔，提供给内插滤波器进行内插。 　　由图3中的重采样框图可以得出以下公式推导。 　　，即 　　文中对进行了64倍分频，即N=64， 　　由上式可得到 　　由上式可知，NCO的寄存器变量的第27比特（即）每次溢出时，当前内插滤波器就要计算一次内插值，即相当于确定了插值基点的值。 　　具体实现时，把输入采样数据按输入采样时钟顺序存入一块深度为64的ram模块中，并用的第32到27比特（即fcw(m)(31 downto 26)）作为数据缓存模块的读地址，并用时钟来作为读时钟从数据缓存模块中读出一组（四个连续的样点数据）参与内插运算的输入样点，同时因为插值分辨率为1/256采样点，所