带数字校正功能的12位逐次逼近模数转换器电路设计-微电子学与固体电子学专业论文.docx

万方数据 万方数据 注 1：注明《国际十进分类法 UDC》的类号。 独 创 性 声 明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作 及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方 外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为 获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与 我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的 说明并表示谢意。 签名： 日期： 年 月 日 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘， 允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全 部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描 等复制手段保存、汇编学位论文。 （保密的学位论文在解密后应遵守此规定） 签名： 导师签名： 日期： 年 月 日 摘要 摘要 模数转换器(ADC)实现了自然界模拟信号到数字信号的转换，使得用数字形式 处理各种模拟信号成为可能。由于数字信号在处理、存储和传输等方面具有独到 的优势，对高性能模数转换器的研究也变得尤为必要。逐次逼近型（SAR）模数 转换器可以实现较高的分辨率（8～16 位）和中等的转换速度（小于 5M），并具有 功耗小成本低等特点，因此在一些领域中得到了广泛的应用，比如便携式电子设 备，生物医学仪器，无线传感网络等领域。 本文的核心工作是实现一款带有数字校正功能的 12 位，125K 采样速率的逐 次逼近模数转换器。文章从研究 ADC 的基本原理展开，介绍了各种类型 ADC 的 工作特点以及衡量 ADC 系统性能优劣的一些参数。在分析了目前业界对 SAR ADC 电路的研究方向，并研究了一些已有电路结构的基础上，本文对 SAR ADC 电路内 部重要模块，主 DAC 的结构进行了优化，提出了一种电阻电容混合的三段式主 DAC 结构，其中高 5 位和低 4 位采用电容阵列结构的电荷按比例缩放子 DAC，中 间 3 位采用电阻串结构的电压按比例缩放子 DAC。与三段全电容结构相比，这种 结构只引入了一个非单位电容值的缩放电容，减少了电容失配来源，且相对于两 段全电容结构又大大减小了芯片面积。结合这种 DAC 自身的结构，本文引入了对 其高位电容失配进行校正的算法，并对校正电路的误差采样、量化、运算、存储 和校正等步骤的工作原理做了细致的分析。 本文基于 0.18μm 1P6M 1.8V/3.3V 工艺对 SAR ADC 系统的具体电路做了设计 仿真。文中给出了系统内部主要电路模块的设计细节和仿真结果。用预放大器加 锁存器的结构实现了高速高精度比较器的电路设计，采用失调消除技术消除比较 器的电压失调；模拟电压缓冲器采用折叠套筒加推挽输出两级结构的放大器来实 现，达到了高增益和驱动大电容负载的目的。 最后，对本次设计的 SAR ADC 电路进行了系统仿真。结果表明在 125K 采样 速率下系统能够正常工作。系统的 DNL 小于 0.3LSB。输入信号频率在 9.2KHz 情 况下测得系统静态工作电流为 3.1mA，动态仿真结果显示 SNR=75dB，SFDR=81dB， ENOB=10.6 位。整体电路版图面积为 726×580μm2，其中主 DAC 与校正 DAC 部 分面积为 139×139μm2。 关键词：逐次逼近，模数转换器，数模转换器，数字校正, 电阻电容混合结构 I Abstract ABSTRACT Analog to digital convertor translates analog signals in the real world into digital signals, which makes it possible for processing analog signals in the digital domain. As digital signal has its unique advantages in processing, storage, and transmission, studies of high performance ADC seems necessary and important. Successive approximation register ADC (SAR ADC), a kind of ADC which has 8 to 16 bit resolutions and less than 5 MS/s sample rate, has low power consumptions and low cost, is widely used in some