基于pcie的高速存储系统设计-信号与信息处理专业论文.docxVIP

万方数据 万方数据 西安电子科技大学 学位论文独创性（或创新性）声明 秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切的法律责任。 本人签名： 日期 西安电子科技大学 关于论文使用授权的说明 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保 留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内 容，可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后 结合学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。 （保密的论文在解密后遵守此规定） 本学位论文属于保密，在 年解密后适用本授权书。 本人签名： 日期 导师签名： 日期 摘 摘 要 万方数据 万方数据 摘 要 随着技术的不断发展，在高速数据采集、视频图像处理、卫星遥感测量、现 代通信等领域中，对高速大容量数据的传输及存储提出了更高的要求。PCIE 总线 由于其极高的带宽和良好的性能，现已成为高速存储系统设计中一项重要的技术， 因此研究基于 PCIE 总线的高速存储系统则显得非常有意义。 本文在基于 Xilinx Virtex6 FPGA 内嵌 PCIE 核的基础上，通过六路高速收发器 TLK2711 实现 PCIE 控制板之间的高速数据传输。PCIE 接收控制板以 DDR3 作为 大容量缓存，通过 DMA 写将数据高速的上传到系统内存并进行后续处理。 本文首先介绍高速存储系统的研究现状、背景及意义，然后根据系统功能要 求给出了基于 PCIE 的高速存储系统的硬件设计和 FPGA 逻辑设计。本文重点研究 了数据同步缓存模块设计、DDR3 存储接口模块设计和基于 PCIE 硬核的高速 DMA 读写设计。本文在最后给出了整个系统和各个部分的详细测试结果，通过对测试 结果进行分析，验证了系统方案设计的可行性。 关键词：PCIE DDR3 DMA 高速存储 Abst Abstract 万方数据 万方数据 Abstract With the continuous development of technology, in the field of high speed data acquisition, video image processing, satellite remote sensing, modern communication, the technology has put forward the higher requirements in high speed large capacity data transmission and storage. Because of high bandwidth and good performance, PCIE bus has become an important technology in high speed storage system design, therefore it is very meaningful to research the high speed storage system based on PCIE bus. This paper based on Xilinx Virtex6 FPGA embedded PCIE core, implement the high speed data transmission between PCIE control board through six high speed transceiver TLK2711. PCIE receive control board use DDR3 as a large capacity cache, to upload the data high speed to system memory through DMA write for subsequent processing. This paper first introduces the research status, background and significance of the high speed storage system. The