实验一-集成门电路的测试.docxVIP

PAGE5 / NUMPAGES5 实验一 集成门电路的测试 一、 实验目的 1、掌握基本TTL门电路、CMOS门电路逻辑功能测试。 2、掌握基本门电路的控制作用。 3、学会用手册查找集成块管脚的方法。 4、掌握TTL、CMOS 集成电路的使用特点。 二、 实验原理 1、集成门电路类型 为了便于实现各种不同的逻辑函数，集成门电路产品有“非”门、“与”门、“或”门、“与非”门、“或非”门、“与或非”门和“异或”门等。其逻辑符号、表达式如表1： 表1 常用集成门电路 2、门的控制作用 门电路在使用中常将某一输入端作为控制端，使该门始终处于“开启”或“关门”状态。例如在表1“与非”门中，若在B 端加上高电平而在A 端加入方波信号，则门开启，方波信号就可顺利地传输到输出端（反相）。反之，若在B 端加上低电平，则门关闭，A 端的信号就不能传送至输出端，输出恒为高电平,B 端的这种作用称为控制作用，B端就称为控制端。在集成电路中，经常利用控制端来选通整个芯片，称为片选端，记作CS（Chip Select）或称使能端，记作EN（Enable）。 3、集成块管脚的识别 首先集成块放置位置必须正确，集成块的左边有一个半圆的小缺口，其管脚的顺序是从它的左边下方数起，逆时针从下排数到上一排。如本次实验采用的2输入四“与非”门74LS00，该集成块内含有四个互相独立的“与非”门，每个“与非”门有两个输入端。 其外封装图及引脚排列如图1 所示。 图1 74LS00 图1 74LS00“与非”门外封装图及引脚排列 4、TTL 器件的使用规则 （1）TTL集成块电源使用范围为+4.5V~+5.5V,实验中要求使用UCC=+5V。电源极性绝对不允许接错。 （2）TTL集成块闲置输入端处理方法：悬空相当于逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理（但必须注意逻辑关系），但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。 （3） TTL集成块输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。若RROff时，输入端相当于逻辑“0”。RRON，输入端相当于逻辑“1”。 （4）TTL集成块输出不允许并联使用（集电极开路门OC 和三态输出门电路除外）。 否则不仅会使电路逻辑功能混乱，并会导致器件损坏。 5、CMOS 器件的使用规则 （1）CMOS门集成块电源电压VDD的范围较宽，在+3V~+18V 都可以使用。 （2）电源电压不能接反，规定+VDD接电源正极, VSS接电源负极(通常接地)。 （3）输入端的连接，输入端的信号电压应为Vss VIVDD，超出该范围会损坏器件内部的保护二极管或绝缘栅级，可在输入端串接一只限流电阻（10K~100K）。所有多余的输出端不能悬空，应按照逻辑要求直接接十5V 或Vss (地)。工作速度不高时允许输入端并联使用。 （4）输出端的连接, 输出端不允许直接接输出端+VDD或地。除三态门外, 不允许两个器件的输出端连接使用。 （5）测试CMOS电路时，应先加电源电压+VDD，后加输入信号；关机时应先切断输入信号，后断开电源电压+VDD；所有测试仪器的外壳必须良好接地。 三、实验仪器 1、数字万用表 一块 2、双踪示波器 一台 3、数字电路实验箱 一台 4、集成块若干 四、实验任务及步骤 1、TTL“与非”门逻辑功能测试 实验对象选择2 输入“与非”门74LS00，选用其中任一个门，“与非”门的两个输入端接数字电路实验箱上的逻辑电平开关，输出端接电平指示（发光二极管），测出两个输入端、输出端的电位各种不同状态，记入表2中。 2、 CMOS“或非”门 （1）逻辑功能测试 实验对象选择2 输入“或非”门CD4001，选用其中任一个门，“或非”门的两个输入端接数字电路实验箱上的逻辑电平，输出端接电平（发光二极）管，测出两个输入端、输出端的电位各种不同状态，记入表2中。 （2）门的控制作用 将表1中“或非”门CD4001的一个输入端A端接逻辑电平开关，另一端B端接数字电路实验箱10KHZ 时钟脉冲。用逻辑电平开关分别给A端送高电平或低电平，用双踪示波器同时观察并描绘这两种情况下输入、输出波形，并解释其现象。 3、用一片TTL集成块的“与非”门实现“异或”门。 （1）检测7400芯片内部4个“与非”门的逻辑功能是否正常。 （2）画出逻辑电路图，测试其输入与输出间的逻辑电位，记入表2 中 （3）门的控制作用，其步骤同实验内容2 ⑵一致。 4. 用1片TTL集成块的“与非”门实现“或”门。 画出逻辑电路图，测试其输入与输出间的逻辑电位，记入表2中。 表2 输入与输出间的逻辑电位 A