基于fpga的usb数据加解密系统-通信与信息系统专业论文.docxVIP

华 华 中 科 技 大 学 硕 士 学 位 论 文 I I 摘 要 USB 存储介质以其方便快捷、大容量、便于携带等特点得到广泛使用，这也导致 客观上存在 USB 存储介质中数据丢失泄露的风险。信息加密技术是应对这种风险的 最基本、最核心的技术措施和理论基础。 对数据可以进行软件加密也可以进行硬件加密，硬件加密因其高可靠性和高速性 越来越得到重视。用 FPGA 器件进行硬件加密具有全硬件电路、可自行更新密码算法 模块的优点，本系统硬件以 Altera 公司的 CyclonII 系列芯片 EP2C8Q208C8 为核心， 分别通过 CY7C68013 与上位机、CH376 与 USB 存储介质通信。 本系统的目的是用 FPGA 实现 AES 算法从而对数据进行有效加密。AES 即高级数 据加密标准，是事实上的国际标准，并且 AES 算法全免费公开，基于该算法的密码 产品已得到广泛应用，因此对它的研究具有很强的现实意义。AES 算法主要包括三个 方面：轮变化、圈数和密钥扩展。本系统选择算法输入为 128bit，密钥长度 128bit。 用 Nr 表示对一个数据分组加密的轮数，每轮都需要一个与输入分组具有相同长度的 扩展密钥。通常来说外部输入的加密密钥 K 长度都是有限的，所以需要在算法中引 入一个密钥扩展模块，原始密钥扩展经过密钥扩展得到更长的比特串，获得算法中 各轮的所需的加密/解密密钥，本文对加解密模块中的控制部分和密钥扩展部分做了 比较详细的说明。 本文讨论了 AES 算法的基本原理、算法结构和工作流程；设计了系统工作平台， 它由硬件层、固件层、软件层三部分共同构成，给出了其硬件、软件开发环境；系 统采用模块化设计思想，论文详细论述了各功能模块的设计和实现，主要分成 Verilog 语言描述的 AES 加解密模块、CY7C68013 通信模块和 CH376 读写 U 盘模块， 分别给出了硬件电路、软件说明以及相应测试或仿真结果。 关键词：FPGA；AES 算法；USB；硬件加解密系统 II II Abstract With the development of information industry and technology， USB memory is widely used. On the other hand， more attention is paid to information security. The advantages of hardware encryption make people pay more attention to their research. Hard implementation of cipher algorithms is the core content of the hardware encryption system. Data can be encrypted by software system or hardware system, but for high reliability and high-speed the hardware encryption system gets more and more attention. The hardware encryption system with FPGA device has the hardware circuit and can update the algorithm modules easily. The system has Altera company’s CyclonII series chip EP2C8Q208C8 as the core, respectively use CY7C68013 to communicate with PC, CH376 to communicate with USB storage. This system uses FPGA to realize AES algorithm. AES is the data encryption international standard in reality, and AES algorithm is completely open and free, based on this algorithm, the products has been widely used, so the research has strong practical significance. AES algorithm, mainly includes three aspects: wheel change, lap and key